Многоканальное устройство ввода информации

Многоканальное устройство ввода информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, может быть использовано в качестве устройства для селекции информационных каналов в Многоканальных системах сбора, регистрации и обработки измерительной информации и является дополнительным к авт.св. СССР № 1196882. Цель изобретения - повьшение надежности устройства за счет уменьшения требуемого информационного объема оперативной памяти. Это -достигается тем что в устройстве используется два блока памяти, в которых хранятся признаки соответственно безусловного выделения и выделения при выполнении соответствующих условий. 4 ил. с ts

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

936 А2

151) 4 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1 196882 (21) 3913649/24-24 (22) 21.06.85 (46) 30.11.86. Бюл. № 44 (72) В, С, Лупиков, О. В. Белоус, Б. С. Маслеников и С. С. Спиваков (53) 681.327(088.8) (56) Авторское свидетельство СССР

¹ 1196882, кл. G 06 F 13/00, 1984. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ВВОДА

ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике, может быть использовано в качестве устройства для селекции информационных каналов в Многоканальных системах сбора, регистрации и обработки измерительной информации и является дополнительным к авт.св. СССР № 1196882. Цель изобретения — повышение надежности устройства за счет уменьшения требуемого информационного объема оперативной памяти. Это достигается тем что в устройстве используется два блока памяти, в которых хранятся признаки соответственно безусловного выделения и выделения при выполнении соответствующих условий. 4 ил.

1273936

Изобретение относится к вычислительной технике, может быть использовано в качестве устройства для селекции информационных каналов в многоканальных системах сбора, регистрации и обработки измерительной информации и является дополнительным к авт.св. СССР Р 1196882.

Цель изобретения — повышение надежности устройства путем уменьшения требуемого информационного объема оперативной памяти.

На фиг.l приведена структурная схема устройства; на фиг.2 — структурная схема блока запоминания на фиг.3 — структурная схема дополнительного блока запоминания; на фиг.4— структурная схема блока синхронизации.

Устройство содержит входной регистр 1, информационный вход 2 устройства, первый вход 3 тактовых импульсов устройства, выходной регистр 4, информационный выход 5 устройства, блок 6 запоминания, вход 7 признаков выборки канала, второй вход 8 тактовых импульсов устройства, группы 9 и 10 элементов И, регистр 11 состояния, регистр 12 условий, блок.13 синхронизации, элемент

14 ИЛИ, элемент 15 И, выход 16 признака готовности информации устройства, входы 17 и 18 начальной установки и условий выборки канала устройства соответственно, дополнительный блок 19 запоминания, дешифратор

20, третий вход 21 тактовых импуль-» сов.

Блок 6 запоминания содержит блок

22 памяти, коммутатор 23, регистр

24 адреса, триггер 25, элементы

И 26, 27.

Дополнительный блок 19 запоминания содержит блок 28 памяти, счетчик

29 адреса, коммутатор 30, элементы

ИЛИ 31, 32, элемент И 33 генератор

34 синхроимпульсов.

Один из вариантов блока 13 синхронизации может содержать элементы

35 — 40 задержки, формирователи 41 и 42 импульсов.

В блоке 6 по адресам, однозначно соответствующим адресным признакам измерительных каналов, хранятся управляющие слова, которые имеют три поля, а именно: поле для задания разрешения на установку условий, поле для задания разрешения на сброс

50 условий и поле для задания признаков выборки данных измерительных каналов на обработку при вьпМлнении соответствующих условий. Регистр 11 состояния характеризует текущее состояние процесса выборки. Его разрядность, как и разрядность регистра 12 условий, равна количеству условий выборки, а значение каждого разряда регистра ll состояния определяет факт выполнения условий в текущий момент времени. Дополнительный блок 19 запоминания является одноразрядным и в нем по адресам, однозначно соответствующим адресным признакам безусловно выделяемых измерительных каналов, хранятся в процессе работы единичные биты информации и нулевые биты информации по всем остальным адресам.

Устройство работает следующим образом.

Перед началом работы регистр 11 состояния и счетный триггер 25 блока 6 запоминания сигналом по входу

17 начальной установки устанавлива— ются в нулевые состояния, а в блок

28 памяти дополнительного блока 19 запоминания заносятся нулевые биты информации. Это выполняется следующим образом. Высокий уровень сигнала на входе 17 начальной установки, проходя через первый элемент 31 ИЛИ, устанавливает для блока 28 памяти режим записи. Одновременно с этим сигнал начальной установки разрешает прохождение синхроимпульсов генератора 34 через элемент И 33 на счетный вход счетчика 29 адреса, который последовательно формирует коды адресов записи для всех ячеек блока 28 памяти. Ввиду того, что на информационном входе блока 28 в это время присутствует низкий уровень сигнала, то во все его ячейки записываются нулевые биты информации. Длительность сигнала начальной установки должна быть больше произведения периода генератора 34 синхроимпульсов на количество ячеек блока 28 памяти.

Устройство имеет два режима работы: режим начальной загрузки блоков памяти и режим выборки данных измерительных каналов на обработку. В режиме начальной загрузки в блок 6 запоминания по всем адресам. блока 22 памяти производится запись управляющих слов программы выборки для кана1273936

20 лов, выделение данных от которых на обработку производится при выполнес нии соответствующих условий. В этом же режиме производится запись в блок

28 памяти блока 19 запоминания еди- 5 ничных битов информации по адресам, однозначно соответствующим адресным признакам измерительных каналов, требующих безусловного выделения. В адресном пространстве адресные признаки измерительных каналов, данные от которых подлежат выборке при выполнении соответствующих условий, имеют последовательно расположенные без промежутков адреса. l5

Управляющее слово, записываемое по К-тому адресу блока 22 памяти, содержит единицы в разрядах поля разрешения на установку соответствующих разрядов регистра 11, которые необходимо установить при поступлении данных К-ro измерительного канала. Управляющее слово, записываемое по К-му адресу, содержит единицы в разрядах поля разрешения на сброс соответствующих разрядов регистра ll, которые необходимо сбросить при поступлении данных К-го измерительного канала. Это управляющее слово содержит единицы в тех раз †рядах поля признаков выборки, которые определяют условия, при выполнении которых и при приеме данных

К-го измерительного канала последние выдаются на обработку. 35

Начальная загрузка блока 6 запоминания выполняется следующим образом. На входы 7 и 18 сопровождения сигнала на входе 3 поступают коды адресов блока 22 и коды управляю- 40 щих слов, записываемых по этим адресам. Коды адресов и управляющих слов чередуются между собой таким образом, что первый и все последующие нечетные посылки на входам 7 и 18 яв-45 ляются кодами адресов, а второй и все последующие четные посылки являются кодами управляющих слов. Первый и всепоследующие нечетные импульсы по

1 входу 3, проходя через открытый элемент И 26, осуществляют запись адреса управляющего слова с входов 7 и 18 в регистр 24 адреса и задним фронтом модифицируют (изменяют на . противоположное) состояние счетного 55 триггера 25. Второй и все последующие четные импульсы сопровождения по входу 3, проходя через элемент

И 27, осуществляют запись кода управляющего слова с входов 7 и 18 в блок 22 памяти по адресу, хранящемуся на регистре 24 адреса, и задним фронтом модифицируют состояние триггера 25. Выходные сигналы регистра

24 адреса подключаются к адресным входам блока 22 памяти через коммутатор 23 при единичном состоянии триггера 25. По окончании загрузки блока 6 запоминания выполняется загрузка дополнительного блока 19 запоминания. При этом на входы 7 и 18 в сопровождении сигнала на входе

21 поступают коды адресов блока 28 памяти, по которым должны быть записаны единичные биты информации, что определяет в дальнейшем безусловную выборку данных этих измерительных каналов на обработку. Каждый импульс по входу 21, поступая на вход стробирования адреса записи блока 19 запоминания, подключает к входам счетчика 29 адреса через коммутатор 30 сигналы с входов 7 и 18 устройства.

Одновременно с этим сигнал на входе

21 через элемент ИЛИ 32 поступает на на вход записи счетчика 29 адреса и переписывает в него код с входов

7 и 18. Сигнал с входа 21, задержанный на элементе 36 задержки блока 13 синхронизации, поступает на информационный вход блока 28 памяти, на вход записи — считывания которого поступает через элемент ИЛИ 31 сигнал с выхода формирователя 42, осуществляющего запись единичного бита информации в блок 28 памяти по адресу, хранящемуся на счетчике 29 адреса. Запись последующих единичных битов информации в блок 28 памяти производится аналогично. По окончании загрузки дополнительного блока 19 запоминания устройство готово к работе в режиме выборки данных измерительных каналов на обработку.

В режиме выборки данных измерительных каналов на обработку устройство работает следующим образом.

С приходом информационной посылки на информационный вход 2 в сопровождении импульса на входе 8 по переднему фронту импульса сопровождения данные с входа 2 переписываются во входной регистр 1. По окончании записи адресная часть сообщения поступает на первые входы блока 6 saпоминания и через коммутатор 23 на

5 12 адресные входы блока 22 памяти. Низкий уровень сигнала на входе 3 задает для блока 22 памяти режим чтения. Одновременно с этим адресная часть сообщения поступает на входы дешифратора 20 и входы адреса считывания дополнительного блока 19 зацоминания. Импульс сопровождения по входу 8, проходя элемент 37 задержки блока !3 синхронизации, поступает на вход стробирования адреса чтения дополнительного блока 19 запоминания, где обеспечивает подключение сигналов с входов адреса считывания через коммутатор 30 на информационные входы счетчика 29 адреса. Сигнал с вшхода элемента 37 задержки, задержанный на элементе 38 задержки, поступает на вход формирователя 41. Последний формирует импульс в счетчик 29 адреса, который поступает через второй элемент ИЛИ

32 на вход записи счетчика 29 адреса. Низкий уровень сигнала на выходе элемента ИЛИ 31 задает для блока 28 памяти режим чтения.

73936 б

25

Формула

10 !

5 уровень сигнала. Стробирующий сигнал на выходе элемента 40 задержки блока

13 синхронизации через элемент И 15 ,обеспечивает перепись информации из входного регистра 1 в выходной регистр 4. По окончании переписки на выходе элемента 35 задержки блока

13 синхронизации появляется сигнал, свидетельствующий о необходимости ввода данных в систему обработки.

При отсутствии совпадения на элементах И 10 и при чтении из блока 28 памяти нулевого бита информации данных измерительного канала на обработку не выдаются.

Преимущество предлагаемого многоканального устройства ввода информации заключаются в его более высоких показателях надежности ввиду того, что требуемый объем его оперативной .памяти значительно меньше объ. ема оперативной памяти устройствапрототипа. изобретения

Производится чтение данных из блока 22 памяти и блока 28 памяти по адресу, однозначно соответствующему адресной части сообщения. Стробирующим сигналом на выходе элемента 39

39 задержки содержимое ячейки блока

22 памяти модифицирует содержимое ререгистра 12 условий и через элементы

И 9 первой группы содержимое регист ра 11 условий при высоком уровне сигнала на выходе дешифратора 20, т.е. в том случае, если принятое сообщение принадлежит измерительному 40 каналу, адрес которого расположен в адресном пространстве каналов с выборкой при выполнении условий. В противном случае низкий уровень сигнала на выходе дешифратора 20 запрещает 45 изменять содержимое регистра 11 состояния, Выходы одноименных разрядов регистра 11 состояния и регистра 12 условий подключены к входам одноименных элементов И 10 второй группы.

При наличии совпадения на одном из элементов И 10 и при высоком уровне сигнала на выходе дешифратора 20, а также при чтении из блока 28 памяти

1 единичного бита информации на выходе элемента ИЛИ 14 на первом входе; элемента И 15 появляется высокий

Многоканальное устройство ввода информации по авт.св. Ф 1196882, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены дополнительный блок запоминания и дешифратор, входы которого и входы адреса считывания дополнительного блока запоминания сосоединены с выходами младших разрядов входного регистра, а выход де— шифратора подключен к третьим входам элементов И первой и второй групп, входы адреса записи первой и второй групп дополнительного блока запоминания соединены с входами признаков и условий выборки канала устройства, информационный выход дополнительного блока запоминания подключен к дополнительному входу элемента ИЛИ, первый вход записи дополнительного блока запоминания соединен с выходом записи блока синхронизации, вход запуска которого и вход стробирования адреса записи дополнительного блока запоминания является третьим входом тактовых импульсов устройства, второй вход записи дополнительного блока запоминания является входом начальной устайовки устройства, вход записи адреса и информационный вход дополнительного блока запоминания подключены соответствен7

I2739 но к выходам записи адреса и информационного блока синхронизации, выход стробирования адреса считывания которого соединен с входом стробирования адреса считывания дополнительного блока запоминания, причем дополнительный блок запоминания содержит блок памяти, счетчик адреса, коммутатор, два элемента ИЛИ, элемент И и генератор синхроимпульсов, выход которого соединен с первым входом элемента И, второй вход которого и первый вход первого элемента ИЛИ являются вторым входом записи допол15 нительного блока запоминания, второи вход первого элемента ИЛИ является первым входом записи дополнительного блока запоминания, информационный вход блока памяти является информационным входом дополнительного блока запоминания, выход элемента И соединен с счетным входом счетчика адреса, выходы которого подключены к адресным входам блока памяти, вход . 25 записи — считывания которого соедизь 8 нен с выходом первого элемента ИЛИ, выход блока памяти является информационным выходом дополнительного блока запоминания информационные входы счетчика адреса соединены с выходами коммутатора, информационные входы первой, второй и третьей групп которого подключены соответственно к входам адреса считывания и входам адреса первой и второй групп записи дополнительного блока запоминания, первый управляющий вход коммутатора является входом стробирования адреса счисчитывания дополнительного блока запоминания, второй управляющий вход коммутатора и первый вход второго элемента ИЛИ являются входом стробирования адреса записи дополнительного блока запоминания, второй входвторого элемента ИЛИ является входом записи адреса дополнительного блока запоминания, выход соединен с входом записи счетчика адреса.

l273936

1273936

Составитель И.Карнова

Техред Л.Сердюкова Корректор Л.Пилипенко

Редактор С.Лисина

Заказ 6478/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб. д.4/5, Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4