Устройство для воспроизведения функций

Устройство для воспроизведения функций

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и вычислительной техники . Устройство для воспроизведения функций содержит блок задания параметров функций, два буферных регистра ординат цифроаналоговый блок аппроксимации, регистр цикла, триггер, мультиплексор,.аналого цифровой преобразователь, блок сравнения кодов, буферный и рабочий регистры длительности и форьл, блок изменения периода и два сумматора. Повышение достоверности формирования выходных сигналов достигается на основе сравнения заданных и фактических значений сумм длительностей подинт ер валов и узловых значений ординат воспроизводимой функции. Операция сравнения выполняется как для однократных, так и длп циклически воспроизводимых участков функций. При этом аналого-ци(й)овой преобразователь измеряет фактическое узловое значение ординаты на границе подина S тервала, которое суммируется с фак (Л тическим значением длительности, формируекым на выходе блока измерения периода. Полученная сумма сравнивается на блоке сравнения кодов с суммарным значением кода, снимаемого с выхода :рабочего регистра длительности и выхода одного из бу ферных регистров ординат. 1 з.п. ф-лы, 3 ил. СЛ СП

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕа1УБЛИН .(51) 4 G 06 G 7/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

° °

21 3878204/24-24

22 04.04.85

46 30.11.86. Бюл. К 44

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTVM (72) А.Я.Стерлин, Б.П.Подборонов и,М.М.Галкин (53) 681.335 (088.8) (56) Авторское свидетельство СССР

У 840957, кл. G 06 G 7/26, 1979.

Авторское свидетельство СССР

В 913417, кл. G 06 7 3/00, 1980.

Авторское свидетельство СССР

У 1182546, кл. G 06 G 7/26 ° !984.

Авторское свидетельство СССР

У 809125, кл. G 06 F 1/02, 1979. (54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ функций (57) Изобретение относится к области автоматики и вычислительной техники. Устройство для воспроизведения функций содержит блок задания параметров функций, два буферных регистра ординат> цифроаналоговый блок аппроксимацйи, регистр цикла, триггер, мультиплексор,,аналогоцифровой преобразователь, блок сравÄÄSUgÄ 1273955 А1 нения кодов буферный и рабочий ре) гистры длительности и формы, блок изменения периода и два сумматора.

Повышение достоверности формирования выходных сигналов достигается на основе сравнения заданных и фактических значений сумм длительностей подинтервалов и узловых значений ординат воспроизводимой функции.

Операция сравнения выполняется как для однократных, так и для циклически воспроизводимых участков функций;

При этом аналого-цифровой преобразователь измеряет фактическое узловое значение ординаты на границе подинтервала, . которое суммируется с фактическим значением длительности, формируемым на выходе блока измерения периода. Полученная сумма сравнивается на блоке сравнения кодов с суммарным значением кода, снимае.мого с выхода рабочего регистра длительности и выхода одного из буферных регистров ординат. 1 s.ï. ф-лы, 3 ил.

1273955

Изобретение относится к автоматике и вычислительной технике и может найти применение, в частности, при динамических и вибрационных испытаниях различных конструкций, где требуется строгое соблюдение частоты и амплитуды управляющего сигнала.

Цель изобретения — повьппение достоверности формирования выходных сигналов.

На фиг.1 изображена блок-схема устройства для воспроизведения функций; на фиг.2 — схема цифроаналогового блока аппроксимации, на фиг.3 схема блока задания параметров функцийа

Устройство (фиг.7) содержит блок

1 задания параметров функций, первый и второй буферные регистры 2 и 3 ординат, цифроаналоговый блок аппроксимации 4, регистр 5 цикла, триггер б, мультиплексор 7, аналого-цифровой преобразователь 8, блок 9 сравнения кодов, буферный и рабочий регистры

10 и 11 длительности и формы, блок

12 измерения периода, первый и вто-. рой сумматоры 13 и 14.

Цифроаналоговый блок апнро симации 4 фиг.2 содержит два рабочих регистра 15 и 1б ординат, управляемый генератор 17 импульсов, ревер1сивный счетчик 18, коммутатор форм

19, группу блоков памяти 20, элемент

И 21, элемент ИЛИ 22, переключатель

23, три цифроаналоговых преобразователя 24, 25 и 26, триггер 27.

Блок 1. задания параметров может быть выполнен на микропроцессоре или по схеме (фиг.3), содержащей счетчик. 28 адреса, узел 29 запоминания, регистр 30 полуциклов, узел 31 сравнения кодов и счетчик 32 полуциклов, .

Устройство для воспроизведения функций работает следующим образом.

На этапе подготовки по команде.

"Исходное положение" из узла 29 в регистр 2 засылается код ординаты конечной точки первого. участка аппроксимации, в регистр 3 — код ординаты начальной точки первого участка, в регистр 10 — код длительности и формы первого участка, а в регистр 30 полуциклов - число полуциклов (если участок не циклический, то число полуциклов равно единице), Регистры 5,11, 15 и 16, счетчики 18 и 28 и триггер 27 обнулены, Таким образом, в исходном состоянии на выходах преобразователей 24,24 и 26, а следовательно, и на выходе устройства формн1руются нулевые потенциалы.

5 Длина разрядной сетки узла 29 памяти такова, что информация в регистры

2, 3, 10 и 30 может быть записана одновременно

1р По команде "Пуск"(цепи приведения в исходное состояние и запуска устройства на чертеже не изображены) информация с регистра 2 переписывается в регистр 15, а с регистра 10— в регистр 11. В результате на выходе преобразователя 25 формируется потенциал ординаты конечной точки первого участка аппроксимации, на коммутатор формы 19 приходит код, обес20 печивающий выбор требуемой зоны памяти 20, а на управляемый генератор

17 поступает код длительности первого участка аппроксимации. Так как счетчик 18 обнулен, то на выходе

25 выбранной зоны памяти 20 формируется нулевой код первой ячейки, следовательно, на выход преобразователя

24 передается потенциал начальной ординаты первого участка с преобразователя 26 (в частности нольц}, По команде "Пуск" мультиплексор 7 с помощью триггера 6 переключается в такое состояние, при котором к входу сумматора подключается выход ре гистра 3. Той же командой запускается блок 12 измерения периода, а триггер 27 переводится в единичное состояние, снимающее блокировку счетчика 18 н разрешающее прохождение импульсов генератора 17 на счетный вход счетчика 18. Таким образом на.чинается воспроизведение первого участка аппроксимации выходного сигнала устройства.

В момент завершения первого участка на выходе элемента ИЛИ 22 формируется импульсный сигнал, поступающий на вход сброса триггера 27, тактирующий вход триггера 6, вход эапусКа аналого-цифрового преобразовате о ля 8 н вход блока 12 измерения периода. Триггер 27 блокирует работу счетчика 18, а триггер 6 переключает мультиплексор 7, соединяющий с входом сумматора 13 выход регистра 2, в котором записана ордината конечной точки первого участка. Преобразователь 8 преобразует фактическое значение экстремума в конечной точке!

273955 первого участка в цифровой код, а блок l2 формирует код фактической длительности первого участка (длительности времени между запуском устройства и завершением первого 5 участка, определяемой импульсами с импульсного выхода окончания подинтервалов блока 4) . Ha выходе сумматора 13 формируется код суммы заданных значений экстремума с выхода регистра 2 и длительности с выхода регистра 11 На выходе сумматора

14 формируется код суюж фактических значений того же экстремума и длительности. Блок 9 по .сигналу . 15

"Конец преобразования" преобразоватепя 8,,поступающему на его управляющий вход с выхода преобразователя

8 (не изображено) сравнивает коды заданного и фактического значений 20 сумм экстремумов и длительностей с выходов сумматоров 13 и 14. Если эти коды равны, то на выходе блока

9 сравнения появляется импульс, запускающий блок 1 и устанавливаю- 25 щий триггер 27 в единичное состояние.

Выходной сигнал триггера 27 снимает блокировку со счетчика 18, разрешая формирование следующего участка аппроксимации. Если в момент поступ» ЗО ления импульса "Конец преобразования коды на входах блока 9 сравнения не равны друг другу, то устройство останавливает работу. Необходимо устранить причину, вызвавшую неравенство названных кодов. Такое сравнение кодов производится после окончания отработки каждого участка функции.

Импульсный сигнал с выхода блока

9 приходит .на счетный вход счетчика

32 полуциклов и записывает в нем единицу, свидетельствующую. о нормальном окончании участка. Если участок не циклический, то узел 31 сравнивает состояние счетчика 32 с единич-4 ным состоянием регистра 30 и выдает на первом выходе сигнал, который записывает единицу в счетчик 28 ад" реса и сбрасывает счетчик 32, Код на выходе счетчика 28 изменяется, и иэ следующей ячейки узла 29 памяти на регистры 2, 3, 10 и 30 поступает новая информация о следующем участке.

Если участок циклически повторяется, то узел 31 сравнения выдает на втором выходе сигнал "Цикл", поступающий на регистр 5 и запрещающий через элемент И 21 блока 4 перезапись информации иэ буферных регистров 2 и !О в рабочие регистры 11, !5 и !6.

Информация в рабочих регистрах не изменяется, что приводит к генерации циклического сигнала до тех пор, пока на счетчике полуциклов 32 не накопится код, равный заданному числу полуциклов регистра 30, В этом случае узел сравнения 31 выдает на первом выходе сигнал на счетчик 28 адреса и регистра 5. Снимается команда

"Цикл", и на цифровой выход блока 1 поступает новая информация.

В процессе генерации циклического сигнала коды регистров 2 и 3, характеризующие максимум и минимум функции, остаются неизменными. Сигнал с импульсного выхода окончания подинтервалов блока 4 блокирует работу счетчика 18, поступает на блок измерения 12 периода, запускает преобразователь 8 и через триггер 6 переключает мультиплексор 7 таким образом, чтобы к выходу сумматора 13 подключался выход соответствующего е иэ регистров 2 или 3. Результат сравнения с выхода блока 9 аналогично описанному переключает блок 1 и снимает блокировку счетчика 27.

По окончании отработки циклической части выходного сигнала вне зависимости от числа экстремумов (четно Ь или нечетного) триггер 6 по уста-. новочному входу переводится в такое положение, что через мультиплексор

7 вход сумматора 13 подключается к выходу регистра 3. Этим исключается нарушение синхронности при контроле выходного сигнала устройства.

Таким образом, предлагаемое устройство за счет исключения ошибок задания выходного сигнала позволяет обеспечить повышение достоверности его формирования.

Формула изобретения

1. Устройство для воспроизведения функций, содержащее блок задания параметров функций, подключенный цифровым выходом к входам буферного регистра ординат и буферного регистра длительности и формы, а выходами признаков цикличности функции — к входам регистра цикла, соединенно-. го выходом с входом разрешения передачи данных цифроаналогового блока аппроксимации, подключенного первым

73955

12

5 .информационным входом к выходу буферного регистра ординат, сигнальным выходом - к выходу устройства, а вторым информационным входом — к выходу рабочего регистра длительности и формы, информационный вход которого соединен с выходом буферного регистра длительности и формы, а вход управления записью - с импульсным выходом считывания цифроаналогового блока аппроксимации, о т л и ч а ю— щ е е с я тем, что, с целью повышения достоверности формирования выходных сигналов, в него введены мультиплексор, триггер, аналого-цифровой преобразователь, два сумматора, блок измерения периода, блок сравнения кодов и второй буферный регистр ординат, подключенный входом к цифровому выходу блока задания параметров функции, а выходом — к первому информационному входу мультиплексора, соединенного вторым информационным входом с выходом первого буферного регистра ординат, а управляющим входом — с прямым выходом триггера, инверсный выход которого подключен к информационному входу триггера, установочный вход — к выходу регистра цикла, вход разрешения эаписик импульсному выходу окончания подинтервала цифроаналогового блока аппроксимации, входу блока измерения периода и входу запуска аналого-цифрового преобразователя, аналоговый вход которого соединен с сигнальным выходом цифроаналогового блока аппроксимации, причем входы первого сумматора подключены к выходам мультиплексора и рабочего регистра длительности и форма, входы второго сумматора соединены с выходами аналого-цифрового преобразователя и блока изменения периода, а выходы сумматоров подключены к входам блока сравнения кодов, выход которого соединен с тактовым входом блока задания параметров функций и входу разрешения счета цифроаналогового бло,ка аппроксимации.

2, Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что цифроаналоговый блок аппроксимации содер5

50 б жит два рабочих регистра ординат," управляемый генератор импульсов, реверсивмай счетчик, коммутатор, группу блоков памяти, элементы И и

ИЛИ, переключатель и три цифро-аналоговых преобразователей, триггер, при этом первый и второй рабочие регистры ординат подключены цифровыми входами к первому информационному входу цифроаналогового блока аппроксимации, а входами управления записью — к первому и второму выходам переключателя соответственно, вход переключателя соединен с импульсным выходом считывания цифроаналогового блока аппроксимации и выходом элемента И, подключенного первым входом к входу разрешения передачи данных цифроаналогового блока аппроксимации, а вторым входом -к импульсному выходу окончания подинтервала цифроаналогового блока аппроксимации, входу сброса триггера и выходу элемента

ИПИ, входы которого соединены с выходами признаков переполнения и обнуления реверсивного счетчика, подключенного цифровым выходом к адресным входам блоков памяти группы, а счетным входом - к выходу управляемого генератора импульсов, вход которого совдинен с первой группой разрядов второго информационного входа цифроаналогового блока аппроксимации, причем вторая группа разрядов второго информационного входа цифроаналогового блока аппроксимации подключена к входу коммутатора, выходы которого соединены с входами разрешения считывания блоков памяти группы, подключенных выходами к цифровому входу первого цифроаналогового преобразователя, соединенного выходом с сигнальным входом цифроаналогового блока аппроксимации, а жрвым и вторым аналоговыми входами - с вы" ходами второго и третьего цифроаналоговых преобоаэователей соответ" ственно, цифровые входы которых подключены к выходам первого и второго рабочих регистров ординат, при этом триггер соединен установочным входом с входом разрешения счета цифроаналогового блока аппроксимации, а выходом — с входом блокировки реверсивного счетчика.

1273955 вход

Составитель С. Казинов

Редактор Т.Митейко Техред S.ÊàäàÐ Корректор М, Демчик

Заказ 6479/48 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r .. Ужгород, ул. Проектная, 4