Матричный коммутатор

Матричный коммутатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области электронной коммутационной техники, может быть использовано в автоматике , связи и вычислительной технике. Цель изобретения - повышение надежности работы путем обнаружения и исправления ошибок. Устройство содержит m вертикальных 17 и п горизонтальных 16 коммутируемых шин, в каждой точке пересечения которых расположен коммутационный элемент,- состоящий из D-триггера 2 и транзисторно

СОЮЗ СОВЕТСНИХ

СОЩИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ л, л

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3927118/24-21 (22) 10.07.85 (46) 30.11.86. Бюл. У 44 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) Л.Г. Краснопольский (53) 621 .382(088.8) (56) Авторское свидетельство СССР

N9 1075409, кл, Н 03 К 17/00, 1982.

Макаревич О.Б. и др. МДПБИС для коммутационных систем телефонем.

Зарубежная электронная техника, 1977, Ф 15, с, 62.

„„SU„„1274143 А1 (51) 4 Н 03 К 17/00 (54) МАТРИЧНЬП1 КОММУТАТОР (57) Изобретение относится к области электронной коммутационной техники, может быть использовано в автоматике, связи и вычислительной технике.

Цель изобретения — повышение надежности работы путем обнаружения и исправления ошибок. Устройство содержит m вертикальных 17 и п горизонтальных 16 коммутируемых шин, в каждой точке пересечения которых расположен коммутационный элемент, состоящий из D-триггера 2 и транзисторно1274143! 0001 10

01001 1 1

0010101

0001 01!

ro ключа 3. В каждую строку матрицы введено k дополнительных коммутационных элементов, kn-входовых сумматоров 10 по модулю два, блок 11 преобразования кода адреса выхода, блок 12 выработки синдрома, дешифраИзобретение относится к электронной коммутационной технике, может быть использовано в автоматике, связи и вычислительной технике и предназначено для реализации в виде ингегральной схемы.

Цель изобретения — повышение надежности работы коммутатора путем обнаружения и исправления ошибок.

На фиг. 1 приведена структурная схема матричного коммутатора на КМОП транзисторах; на фиг, 2-4 — функциональные схемы блоков коммутатора на четыре входа и четыре выхода.

Коммутатор состоит из матрицы коммутационных элементов I (фиг. 1), каждый коммутационный элемент состоит из D-триггера 2 и транзисторного ключа 3. Имеется дополнительная матрица коммутационных элементов 4, каждый из которых состоит из D-триггера 5 и транзисторного ключа 6. Транзистор 7 служит для формирования логического нуля на выходе закрытого ключа 6. В состав устройства входят дешифратор 8 выбора строки, дешифратор 9 выбора столбца, три 4-входовых сумматора 10 по модулю два, блок 11 преобразования кода адреса выхода (ПКАВ), блок 12 выработки син дрома выходного кода коммутатора (БВС), дешифратор 13 синдрома и четыре 2-входовых логических элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 14.

Входы ключей 3 и Ь в строках матриц коммутационных элементов 1 и 4 объединены с помощью горизонтальных коммутируемых шин 15, Кроме того, в строках матрицы коммутационных элементов 1 D-входы D-триггеров 2 и в строках дополнительной матрицы коммутационных элементов 4 С-входы D-триггеров 5 объединены горизонтальными тор 13 синдрома и четыре двухвходовых логических элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 14, что позволяет повысить надежность работы устройства и повысить устойчивость к отказам отдельных элементов устройства. 1 ил.

1управляющими шинами 16. В столбцах матрицы коммутационных элементов 1 объединены выходы ключей 3 вертикальными коммутируемыми шинами 17 и объS единены С-входы D-триггеров 2 вертикальными управляющими шинами 18. В столбцах дополнительной матрицы коммутационных элементов 4 объединены

D-входы D-триггеров 5 вертикальными управляющими шинами 19, обозначенные

P, P,,P, а выходы всех транзисто1 ров 7 каждого столбца подключены к соответствующим входам сумматоров 10 по модулю два. Входы блока 11 ПКАВ подключены к адресным входам 20 дешифратора 9 выбора столбцов, обозначенным символами а„, а . Выходы блока 11 преобразования подключены к со-. ответствующим шинам 19.

Вертикальные коммутируемые шины 17, обозначенные U,,У, U,,U и выходы

Э сумматоров 10, обозначенные U,,U

2 подключены к входам блока 12 выработки синдрома кода. Выходы блока 12, обозначенные Б„, S,,S, пода ключены к входам дешифратора 13 .синдрома. К первым входам логических элементов 14 подключены выходы дешифратора 13, а к вторым входам логических элементов 14 подключены вертикальные коммутируемые шины 17. Выходы логических элементов 14 являются выходами коммутатора.

Коммутатор работает следующим образом.

Пусть порождающая матрица (С» линейного избыточного кода имеет вид

40.

1274143

0001-. (к) =

Тогда выходной вектор U можно представить

U = А ° (К). (2) 20

Чтобы выходное слово избыточного кода (" U "ЗUV, Чг Чз ) удовлетворяло проверочному соотношению (U,V7 t Н1 = О, необходимо, чтобы оно удовлетворяло

25 следующему уравнению (U,×) = U (С), (3)

Но для того, чтобы обнаружить ошибки, произошедшие в коммутаторе, нужно, чтобы проверочные разряды избыточного кода зависели только от входного вектора А. Подставив (2) в (3) получим (U,V7 = А "(К) (С) (4)

Учитывая, что матрицу (С7 можно пред-35 ставить в виде единичной матрицы f I7 и матрицы (Р) — (С7=(I /P7, уравнение (4) распадается на два соотношения

U = AK (К) (5)

U = А" (К ) (Р2= А "(КР) (6) 40

Умножение матрицы (P) на матрицу (К) эквивалентно перестановке строк матрицы (Р) следующим образом: строка (Р) попадает на место j стро- 5 ки в матрице (КР), если в i строке (K) единица стоит в j столбце. Необходимо, чтобы устройство, реализующее умножение вектора А на матрицу (КР), функционировало независи- 50 мо от коммутационной матрицы. В этом случае ошибка, появившаяся в векторе U будет обнаружена после умножения на проверочную матрицу (H)

s = (U,v) (н), а синдром 5 укажет на позицию ошибочного бита U. Исправление ошибочного бита производится инвертироваа проверочная матрица (H)

1 1 1 0 0 0 (Н)= 001 ! 0

0100111

Входной двоичный вектор А = (А„, А, А, А ) на горизонтальных шинах 15 (фиг. 1) преобразуется коммутационной матрицей в выходной двоичный вектор Ц на вертикальных шинах 17. Это преобразование можно представить опе10 ратором коммутации (К), который имеет в каждом столбце и в каждой строке только одну единицу, например нием с помощью логического элемента

ИСКЛЮЧАБЦЕЕ ИЛИ !4 (фиг. 1).

Пример установления соединений и передачи коммутируемой информации без ошибки и с ошибкой.

Допустим, необходимо соединить входы под номерами 1, 2, 3 и 4 с выходами соответственно под номерами 3, 1, 2 и 4, т.е. оператор коммутации имеет вид (I). Установление соединений происходит следующим образом.На входы дешифратора 8 (фиг. 1) после,довательно поступают коды номеров входов и последовательно выбираются шины 16 (с верхней по нижнюю). Одновременно на адресные входы 20 поступают соответствующие коды номеров выходов. При этом выбирается одна из шин 18, а на шины P, P u P из блока 1! ПКАВ поступают коды, соответствующие i строке матрицы (Р ), где i номер выхода, соединяемого в данный такт настройки переключателя. Таким образом, в каждый такт настройки информация записывается в выбранный столбец основной матрицы коммутационных элементов 1 и в выбранную строку дополнительной матрицы коммутационных элементов 4.

После установления всех соединений. содержание ячеек памяти коммутационных элементов и 4 соответствует произведению матриц (K).(G), или, что то же самое, матрице (К/КР), причем основная матрица коммутационных элементов 1 соответствует (К), а дополнительная матрица коммутационных элементов 4 соответствует (КР).

Для рассматриваемого случая (КР) имеет вид

101

1 I 0 (KP3= 1 1 1

0 I 1

Если переключатель не имеет неисправностей и сбоев, то при передаче информации блок !2 БВС вьщает на шинь S„ S Яз нулевой вектор (S

S г S О), дешифратор 13 заблокируется, на его входе 1! (фиг. 3) находится логическая единица, и элементы 14 (фиг. I) передают выходные сигналы основной матрицы U, - U, с шин 17 на выходы коммутатора. Например, если входной вектор А коммутатора имеет вид (0110), то на шинах 17 появится двоичный вектор Й

1274143

Формула изобретения

0001

U А "(К) - (0110) (l 100).

На выходах сумматора 10 появится век-Ъ 5 тор V

101

111

О 1 1

Ч = А «(КР) (0110) (О О 1).

S0 100

s =(U,v l н) -(llooooi) 1 1 0 -(000).

О 1 О

1 1 1

011 оо

Таким образом, на входы дешифра0 тора 13 поступает вектор S = (0001 на выходах дешифратора 13 вырабатываются нулевые логические сигналы и на выходах элементов 14 появляет25 ся вектор U без изменений.

Допустим, что в результате сбоя на выходных шинах 17 коммутатора появился вектор (1101), вместо правильного 1100). Тогда на вход блока 12

БВС поступит вектор (U V ) =(1101001), а на выходе этого блока появится вектор S.

1 О О

1 О l

1 1 1

0 1 l

О О 1

S =(1101001) (o1o) °

Появление этого вектора S на входах дешифратора 13 вызывает появление единицы на четвертом выходе дешифратора, Эта единица поступает на вход элемента 14, подключенного к шине U что вызывает инвертирование сигнала U и, следовательно, исправление вектора U.

Положительный технический эффект от использования предлагаемого матричного коммутатора заключается в по-50 вышении надежности работы устройства и в повышении устойчивости к отказам отдельных элементов устройства.

Предлагаемое устройство правильно функционирует при выходе йз строя од-5 ного любого элемента матрицы, в то

Время как прототип в этом случае работает неверно.

В блоке 12 БВС происходит умножение вектора (U,V) на проверочную матрицу (н)

1. Матричный коммутатор, содержащий и вертикальных и п горизонтальных коммутируемых шин, в каждой точке пересечения которых расположен коммутационный элемент, состоящий из

D-триггера и управляемого ключа,включенного между соответствующими горизонтальной и вертикальной коммутируемьпы шинами, управляющий вход ключа соединен с выходом D-триггера, D-входы триггеров в строках объединены горизонтальными управляющими шинами, С-входы D-триггеров в столбцах объединены вертикальными управляющими шинами, и два дешифратора — выбора строки и выбора столбца, о т л ич а ю шийся тем, что, с целью повышения надежности работы путем обнаружения и исправления ошибок, в каждую строку матричного коммутатора введены k дополнительных коммутационных элементов, которые образуют дополнительную матрицу из k n элементов, kn-.âõîäîâûõ сумматоров по модулю 2, блок преобразования кода адреса выхода на 1og п входов и k выхо 2. дов, блок выработки синдрома кода на выходе коммутатора на n+k входов и

k выходов и дешифратор синдрома на

k входов и и выходов, а также и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем С-axbды D-триггеров дополнительных коммутационных элементов объединены в строках и подключены к соответствующим управляющим горизонтальным шинам, D-входы D-триггеров объединены в столбцах и подключены к выходам блока преобразования кода, входы которого подключены к входам дешифратора выбора столбцов, входы управляемых ключей дополнительной матрицы объединены в строках и подключены к горизонтальным коммутируемым шинам, выходы управляемых ключей в столбцах дополнительной матрицы подключены к входам одного из сумматоров по модулю два, выходы которых вместе с вертикальными коммутируемыми шинами подключены к входам блока выработки синдрома кода, выходы последнего соединены с входами дешифратора синдрома, его выходы подключены к первым входам и элементов ИСКЛЮЧАНМЦЕЕ ИЛИ, вторые входы которых подключены к соответствующим вертикальным коммутируемым шинам, а выходы — к выходным шинам коммутатора.

1274143

Ui

Uq и

Ч1

Si

Sä = (H1

2. Коммутатор по п. 1, о т л и— ч а ю шийся тем, что преобразователь кода адреса выхода, имеющий

log и входов а. и k выходов P., фун 2 1 кционирует согласно логическим функ- 5 циям

0 2п у

1 1

Р =Р О+а

1 У

Р: -Р,,О+а,,;

3. Коммутатор по и. 1, о т л и— чающий с я тем, что блок выработки синдрома кода на выходе коммутатора функционирует согласно век- 15 торному уравнению где S, — сигналы на выходе блока вы1 работки синдрома; (Н 3 — проверочная матрица линейного кода; U — сигналы на вертикальных коммутируемых шинах;

V . -сигналы на выходах сумматоров по

1 модулю два.

4. Коммутатор по п. 1, о т л и— ч а ю шийся тем, что дешифратор синдрома содерлит дешифратор на и выходов и log n в хxоoд оoв, именующих вход

2 блокировки, причем к входам подключены выходы блока выработки синдрома кода на выходе коммутатора, обозначенные от S до S а вход блокиров1 к-Р ки дешифратора подключен к выходу логического устройства, реализующего

Функцию 1 = S S ...S + S, S, ... S +

1274143

Ч1 Ч2узйй Узом

Составитель Л. Скобелева

РедактоР Э . Слиган ТехРед Л.олейник Корректор О. Луговая

Заказ 6489/57 Тираж 816 Подписное

ВНИИПИ.Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4