Устройство для преобразования кодов с одного языка на другой

Устройство для преобразования кодов с одного языка на другой

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Целью изобретения является расширение функциональных возможностей за счет обеспечения преобразования кодов с произвольным изменением, структуры выходной последовательности кодов по сравнению с входной и обеспечения переноса без изменений части кодов.входной последовательности непосредственно в выходную. Устройство содержит регистр 1 .приема, дешифратор 2 19 30 Ь сл 4;

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.SU„„1275471 А 1 (я) 4 С 06 Р 15/38 9/44

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3926126/24-24 (22) 05.07.85 (46) 07,12,86.Бюл. У 45 .(71) Киевский ордена Ленина политехнический институт им.50-летия Великой Октябрьской социалистической революции (72) В.И.Корнейчук, А.П.Марковский, Е.А.Осадчий и В.С.Бабак (53) 681.325.5 (088.8) (56) Авторское свидетельство СССР

Р 1088012, кл. С 06 Р 15/38, 1983.

Авторское свидетельство СССР

Р 1034045, кл. G 06 F 15/38, 1982. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

КОДОВ С ОДНОГО ЯЗЫКА НА ДРУГОЙ (57) Изобретение относится к вычислительной технике. Целью изобретения является расширение функциональных возможностей за счет обеспечения преобразования кодов с произвольным изменением, структуры выходной последовательности кодов по сравнению с входной и обеспечения переноса без изменений части кодов;входной последовательности непосредственно в выходную. Устройство содержит регистр 1 приема, дешифратор 2

1275471 разделителей, информационный нход 3, блок 4 ассоциативной памяти, элемент 5 ИЛИ-НГ, элемент 6 И, счетчик

7, мультиплексор 8 регистр 9 опроса, регистр 10 маски, блок 11 ассоциативной памяти, элемент 12 ИЛИ, элемент 13 И, счетчик 14, дешифратор 15, блок 16 памяти, регистр 17

Изобретение относится к вычислительной технике и может быть использовано в системах преобразования и обработки информации, в частности, при создании быстродействующих one- 5 рационных систем, систем с диалоговым режимом разработки, отладки и выполнения программ, аппаратных преобразователей (эмуляторов, интерпретаторов и т.п.), в вычислительных системах с языком высокого уровня, в системах управления банками данных.

Целью изобретения является расширение функциональных возможностей 15 за счет обеспечения преобразования кодов с произвольным изменением структуры выходной последовательности кодов по сравнению с входной и обеспечения переноса без измене- 2О ний части кодов входной последовательности непосредственно в выходную.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит регистр 1 приема, дешифратор 2 разделителей, информационный вход 3 устройства, блок 4 ассоциативной памяти,, элемент ЗО

ИЛИ-НЕ 5, элемент И 6, счетчик 7, мультиплексор 8, регистр 9 опроса, регистр 10 маски, блок 11 ассоциатив" ной памяти, элемент ИЛИ 12, элемент И 13, счетчик 14, дешифратор

15, блок 16 памяти, регистр 17 выдачи, выход 18 устройства, элемент

И 19, мультиплексоры 20 и 21, счетчик 22, блоки 23 и 24 памяти, информационный выход 25 устройства, эле- 40 мент 26 задержки, триггер 27, выход

28 устройства, элемент И 29, вход 30 выдачи, выход 18, элемент 19 И,мультиплексоры 20,21, счетчик 22, блоки 23,24 памяти, информационный выход 25, элемент 26 задержки, триггер 27, выход 28 устройства, элемент

29 И, вход 30 тактовых импульсов, элементы 31-33 задержки. 1 ил. тактовых импульсов устройства и элементы 31 - 33 задержки.

Устройство работает следующим образом.

-Перед началом работы триггер 27 устанавливается в нулевое состояние, содержимое счетчиков 14 и 22 обнуляется, как и все ячейки блока 23 памяти. В .блоке 4 ассоциативной памяти хранятся слова, поисковая часть каждого из которых представляет собой кодированное представление входного слова, а информационная - код свертки указанного входного слова.

Таким образом, в блоке 4 хранится перечень входных слов с соответствующими им кодами свертки. В блоке ll ассоциативной памяти хранятся слова, каждое из которых состоит из поисковой и информационных частей, поисковая часть представляет собой последовательность кодов свертки входных слов, образующих предложение, код которых хранится в информационной части слова.

В блоке 16 хранится информация о структуре выходного предложения.

Указанная информация располагается в блоке 16, начиная с ячейки, адрес которой соответствует коду предложения, и состоит из последовательности кодов, размещаемых по одному в каждой иэ последовательно расположенных ячеек (не занимая, при этом двух старших разрядов, которые являются маркерными), каждый из которых может представить собой ссылку на входное слово, задаваемое номером входного слова во входном предложении (в этом случае второй, начиная со старших, маркерный разряд содержит единицу), либо ссылку на

1?75471 выходное слово, не имеющее аналога но входном, заданаемую адресом выходного слова н блоке 24 памяти (н этом случае указанный маркерный разряд содержит единицу), Старший мар- 5 керный разряд каждого слова в блоке

16 памяти содержит маркер продолжения предложения. В блоке 24 памяти хранятся развернутые кодовые представления слов выходного языка, часть ячеек блока 16 не заполнена, причем адрес последней заполненной ячейки фиксируется на счетчике 7.

Порядок расположения слов в блоке

24 памяти следующий: каждое выходное слово располагается по адресу, соответствующему коду свертки. Коды свертки одинаковых слов в разных языках могут совпадать.

Входное предложение в виде после- 20 довательности символов его составляющих по входу 3 поступает на регистр

1 приема и на входы дешифратора 2.

При появлении на входах последнего кода разделителя слов (например,кода пробела или запятой) на его первом выходе формируется сигнал единичного уровня, которым прибавляется единица к содержимому счетчика 22, инициируется спрос блока 4 ассоциа- 30 тинной памяти, Если поступившее на регистр 1 слово содержится н перечне входных слов (например, в перечне служебных слов языка программиронания), то на соответствующем выходе поиска формируется сигнал единичного уровня, и с информационного выхода блока 4 считывается код свертки поступившего слова (разрядность кода свертки определяется как ближайшее 4р целое, превышающее или равное логарифму по основанию 2 от числа входных слов), На выходе элемента ИЛИ-НЕ

5 ° как и на выходе элемента И б,при этом формируется сигнал нулевого 45 уровня, которым код свертки, считанный с выхода блока 4 через мультиплексор 8, коммутируется для занесения на регистр 9 опроса, в соответствующие разряды регистра 10 маски за- gp носятся нули (соответствует незамаскированному состоянию одноименных разрядов регистра 9). Сигналом с выхода элемента 26 задержки информация в регистрах 9 и 10 сдвигается, и у этим же сигналом записывается код свертки (с выхода мультиплексора 8) в блок 23 памяти по адресу, определяемому счетчиком 22 (содержимое последнего соответствует позиции поступившего слова во входном положении), т,е, н блок 23 код свертки поступившего слова записывается по адресу, соответствующему позиции слова но входном предложении, Если поступившее на регистр 1 слово не содержится и перечне слов входного языка (указанный случай соответствует трансформации указанного слова без изменений с входного н выходной язык, такие ситуации возникают, например, при обработке предложений, содержащих цифровые данные, которые не изменяются при переходе от одного языка в другой, может меняться лишь их место в предложении), то на выходе элемента ИЛИ-НЕ 5 формируется единичный сигнал, который инициирует прибавление единицы к содержимому счетчика 7, срабатывающего по заднему фронту импульса, формируемого на первом выходе дешифратора 2, и занесение единиц н соотнетствующие разряды регистра 10 маски (соотнетствует маскированию нераспознанного слова в кодированном представлении входного предложения).Единичным сигналом с выхода элемента

И 6 содержимое счетчика 7 передается (через мультиплексор 8) на вход записи блока 23 памяти и записывается по адресу, определяемому счетчиком 22. Этим же сигналом нераспознанное слово записывается н блок 24 памяти по адресу, задаваемому содержимым счетчика 7.

Таким образом, s блок 23 н случае нераспознавания слона записывается по адресу, определяемому позицией слова в предложении, код адреса ячейки блока 24 памяти, в которую заносится нераспознанное слово.

При поступлении последующих слов входного предложения устройство функционирует аналогично до тех пор, пока на вход дешифратора 2 не поступит код-разделитель предложений, При поступлении последнего с второго выхода дешифратора 2 формируется сигнал, который устанавливает триггер 27 в единичное состояние и инициирует onрос блока 11 ассоциативной памяти незамаскированными разрядами регистра 9.

Если постугжншее предложение соответствует одной из допустимых конст—

127 рукций входного языка, то на выходе элемента ИЛИ 12 формируется сигнал . единичного уровня, а на информационном выходе блока 11 фиксируется код языковой конструкции, который по сигналу с выхода элемента И 13 записывается на счетчик 14, определяя начальный адрес конструкции предложения на выходном языке в блоке 16 памяти. Сигналы с выходов счетчика

14, поступая через дешифратор 15 на входы блока 16 памяти, выбирают по сигналу с выхода элемента И 29 первое слово конструкции выходного языка, которое поступает на регистр 17 °

Если считанное слово является последним в предложении, то в старшем разряде (первом маркерном) записан нуль, следующее слово не выбирается, и на выходе 18 формируется сигнал конца операции. Если считанное на регистр 17 слово не является последним в предложении, то в первом мар" керном разряде записана единица,которая поступает на счетный вход счетчика 14, содержимое которого увеличивается на единицу, т.е. определяет выбор следующей за считанной.

Таким образом, на регистр 17 последовательно считываются все составляющие конструкции выходного предложения, каждая из которых обрабатывается по следующему способу. Второй маркерный разряд регистра 17 определяет, к какому типу относится записанное на остальных (кроме маркерных) разрядах регистра 17, Если в указанном разряде записана единица (соответствует тому, что данная часть выходного предложения соответствует определенному слову входного предложения, а информация, записанная на регистре 17,определяет адрес входного слова во входном предложении), то единичный сигнал формируется на выходе элемента И 19 и paspeшает считывание с регистра 17 кода свертки соответствующего слова, который через мультиплексор 20 поступает на адресный вход блока 24 памяти, на вход считывания которого поступает сигнал с выхода элемента 32 задержки, в результате с выхода блока 24 памяти считывается на выход

25 код выходного слова, соответствующий входному, Таким образом, если очередное слово выходного предложения соответ5471 Ь ствует одному из входных, то по номеру последнего выбирается в блоке

23 памяти код его свертки (или адрес в блоке 24 памяти для слов, не

5

55 имеющих кода свертки, которые непосредственно переносятся в выходное предложение), который определяет адрес выходного слова в блоке 24 памяти.

Если в маркерном разряде регистра 17 записан нуль (соответствует ситуации, когда очередное выходное слово не имеет аналогов во входном предложении), то содержимое регистра 17, кроме двух старших разрядов, определяет адрес выходного слова в блоке 24 памяти, которое считывается на выход 25 устройства.

Таким образом, устройство позволя" ет реализовать преобразование входной последовательности кодов в выходную с изменением структуры выходной последовательности по сравнению с входной, Кроме того, в устройстве реализуется воэможность непосредственного переноса части кодов входной последовательности в выходную.

Формула изобретения

Устройство для преобразования кодов с одного языка на другой,содержащее регистр приема, дешифратор, регистр выдачи, первый блок памяти, первый элемент И, элемент ИЛИ, первый и второй элементы задержки, причем выход дешифратора подключен к адресному входу первого блока памяти, информационный выход которого подсоединен к входу регистра выдачи, выход второго разряда которого соединен с первым входом первого элемента И, отличающее с я тем, что, с целью расширения функциональных возможностей за счет обеспечения преобразования кодов с произвольным изменением структуры выходной последовательности кодов по сравнению с входной и обеспечения переноса беэ изменений части кодов входной последовательности непосредственно в выходную, в него введены первый и второй блоки ассоциативной памяти, дешифратор разделителей, элемент

ИЛИ-НЕ, второй, третий и четвертый элементыИ, второй и третий блоки памяти, триггер, три счетчика, первый, второй и третий мультиплексоры, ВНИИПИ Заказ 6563/42

Подписное

Тираж 67I

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

7 12754 регистр опроса, регистр маски, третий и четвертый элементы задержки, причем входы регистра приема и дешифратора разделителей подсоединены к информационному входу устройства, 5 выход регистра приема подключен к входу опроса первого блока ассоциативной памяти, выходы поиска которого соединены соответственно с входами элемента ИЛИ-НЕ, информационные выходы первого блока ассоциативной памяти и первого счетчика соединены соответственно с первым и вторым информационными входами первого мультиплексора, выход которого соединен с информационным входом регистра OIIроса„ выходы регистра опроса и регистра маски соединены с информационным входом второго блока ассоциативной памяти, выходы поиска которого соединены соответственно с входами элемента ИЛИ, а информационный выход соединен с информационным входом второго счетчика, установочный вход которого соединен с выходом второго 25 элемента И, первый вход которого подключен к выходу элемента ИЛИ, выходы разрядов второго счетчика соединены с входом дешифратора, прямой выход старшего разряда регистра вы- щ дачи подключен к счетному входу второго счетчика, а инверсный выход подключен.к выходу окончания операции . устройства, выход второго разряда регистра выдачи соединен с управляющим входом второго мультиплексора, выходы разрядов регистра выдачи; кроме двух старших, подключены к первым информационным входам второго и третьего мультиплексоров, второй ин- О формационный вход третьего мультиплексора соединен с выходами разрядов третьего счетчика, а выход подключен к адресному входу второго блока памяти, выход которого подключен к второму информационному входу второго мультиплексора, выход которого соединен с адресным входом третьего блока памяти, выход которого является информационным выходом устройст-5О ва, информационный вход третьего бло7l Я ка памяти соединен с вы:;адом регистра приема, вход записи третьего бло-ка памяти и управляющий вход первого мультиплексора подключены к выходу третьего элемента И, первый вход которого соединен с выходом первого элемента задержки, вход которого, разрешающий вход первого блока ассоциативной памяти, установочный вход первого счетчика и счетный вход третьего счетчика соединены с первым выходом дешифратора разделителей, второй выход которого подключен к единичному входу триггера, нулевой выход которого является выходом приз-нака разделителя устройства, единич- ный выход триггера подключен к управляющим входам второго и третьего мультиплексоров и к первому входу четвертого элемента И, второй вход . которого является тактовым входом устройства, выход четвертого элемента И соединен с входом считывания первого блока памяти и через второй элемент задержки с вторым входом первого элемента И, выход второго элемента задержки через третий элемент задержки соединен с входом считывания третьего блока памяти, инверсный выход старшего разряда регистра выдачи подключен к нулевому входу триггера, второй выход дешифратора разделителей соединен с установочным входом третьего счетчика, с разрешающим входом второго блока ассоциативной памяти и с входом четвертого элемента задержки, выход которого подключен к второму входу второго элемента И, выход первого элемента задержки подключен к входу записи второго блока памяти и к входам разрешения сдвига регистра опроса и регистра маски, выход элемента ИЛИ-НЕ соединен с вторым входом третьего элемента И, со счетным входом первого счетчика и с информационным входом регистра маски, информационный вход второго блока памяти и третий информационный вход второго мультиплексора соединены с выходом первого мультиплексора.