Устройство для вычисления элементарных функций

Устройство для вычисления элементарных функций

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и предназначено для аппаратурного вычисления элементар- Hbix функций в высокопроизводительныхцифровых системах. Цель изобретения - увеличение точности вычисления элементарных функций. Устройство содержит три блока памяти 4, 5, 6, узел 7 возведения в квадратj два умножителя 8, 9 и два сумматора-вычитателя 10, II. Вычисление элементарных функций в предлагаемом устройстве осуществляется в соответствии с методом квадратичной интерполяции. Введение третьего блока памяти, второго сумматора-вычитателя , узла 7 возведения в квадрат и второго умножителя позволяют достичь высокой точности вычисления элементарных функций, а также возможности использования устройства в качестве многоразрядного цифрового функционального преобразователя . 1 ил. W с 00 ю

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„1277082 А1 (51)4 G 06 F 1/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3870018/24-24 (22) 19.03.85 (46) 15.12.86. Бюл. М 46 (72) Л. Б. Авгуль, В. И. Бенкевич, В. А. Мищенко и А. П. Криницкий (53) 681.325(088.8) (56) Авторское свидетельство СССР

М 736079, кл. G 06 F 1/02, 1980.

Угрюмов Е. П. Цифровые табличноалгоритмические преобразователи с линейной интерполяцией. — Электронное моделирование, 1985, т. 7, Р 1, с. 57, рис. 1. (54) УСТРОЙСТВО Д3И ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ ФУНКЦИЙ (57) Изобретение относится к вычислительной технике и предназначено для аппаратурного вычисления элементарных функций в высокопроизводительных. цифровых системах. Цель изобретения— увеличение точности вычисления элементарных функций. Устройство содержит три блока памяти 4, 5, 6, узел 7 возведения в квадрат, два умножителя 8, 9 и два сумматора-вычитателя

10 11. Вычисление элементарных функций в предлагаемом устройстве осуществляется в соответствии с методом квадратичной интерполяции. Введение третьего блока памяти, второго сумматора-вычитателя, узла 7 возведения в квадрат и Второго умножителя поз. воляют достичь высокой точности вычисления элементарных функций, а также возможности использования устройства в качестве многоразрядного цифрового функционального преобразователя. 1 ил.

1 l2

Изобретение относится к вычислительной технике и может быть использовано для аппаратурной реализации элементарных функций в универсальных и специализированных ЭВИ, а также в видЬ автономного функционального преобразователя.

Цель изобретения — увеличение точности вычисления элементарных функций.

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит информационные входы старших 1 и младших 2 разрядов аргумента, выход 3, первый 4, второй 5 и третий 6 блоки памяти, узел 7 возведения в квадрат, первый

8 и второй 9 умножители, первый 10 и второй 11 сумматоры-вычитатели.

Воспроизведение функциональных зависимостей в предлагаемом устройстве основано на квадратичной интерполяции

При приближении некоторой функции f(x) интерполяционный полином

Лагранжа второй степени для равностоящих узлов интерполяции в форме

Стирлинга имеет следующий вид:

f(x)=f +u 1 1 + 1 2- 1 (1 (-2 +1 ) о

2 где f .. =-=Г(х; ), i=0 1 — значение функции в опорных точках; х ;=xti h — опорные точки или

+i О узлы интерполяции;

h — иаг интерполяции, Х-Х ц= — -- °

При синтезе цифровых функциональных преобразователей непрерывньп аргумент х заменяется его двоичным эквивалентом — вектором двоичных пере— Ф менных Х=(х, х,..., х„), где х E(0, 1), ° ° °

i =l, п. Каждому набору двоичных переменных х . соответствует некоторое

1 ъ двоичное число X- =2 х . Вектором X кодируется отрезок, на котором устройство воспроизводит заданную функцию г(х).

Введем обозначения

Х =(х x ;..., х } — вектор старк иих разрядов (1 . п);

Х =(х х,..., х„) — вектор млад2 к+Р к+2 ших разрядов.

Векторам Х и Х соответствуют

1 н двоичные числа Х,= Q 2 х„.и Х = ! (2) Формула изобретения

gp Устройство для вычисления элементарных функций, содержащее первый и второй блоки памяти., первый умножитель и первый сумма.:.ор-вычитатель, причем выход первого блока памяти

1 подключен к первому информационному входу первого сумматора-вычитателя, второй информационный вход которого подключен к выходу первого умножите. ля, первый информационный вход котоgp рого подключен к выходу второго блока памяти, адресный вход которого и адресный вход первого блока памяти подключены к информационному входу старших разрядов аргумента устройст5 ва, второй информационный вход которого подключен к второму информационному входу первого умножителя, отличающееся тем, что, с

77082 3

Е:„2 х, причем Х=Х,+Х

Перейдем к двоичному аргументу Х.

При этом вектором Х кодируются onopt ные точки, а вектор Х определяет положение аргумента между двумя соседними опорными точками . F =F(X,};

-фХ,-2 ) 1 и Х ° 2" .

1Î Тогда полином (1) примет вид

F(X}=F(X,)+Ф (Х„) Х 2 +

+Ф,(Х,). Х 2 где Ф,(Х,)=(F,-F, ) 2; Ф (Х,) =

2- а +

15 Устройство работает в соответствии с (2).

В первый блок 4 памяти заносятся значения функции в опорных точках

У =Р(Х,}, во второй блок 5 памяти—

2О разности первого порядка Ф,(Х,), в третий блок 6 памяти — разности второго порядка Ф (Х,)„ Адресные входы блоков 4-6 памяти соединены с информационным входом 4, на который пода2 ются старшие разряды двоичного аргумента х„, х„ . Узел 7 возведения в квадрат вычисляет величину Х . Вход

2. этого блока соединен информационным

) входом 2, на который подаются младЭО шие разряды х, „х, .

Если Ф,(Х, ) 0 (функция убывающая на заданном отрезке), первый сумматор 10 выполняет операцию вычитания, если Ф (Х )(0 (функция вогнутая), второй сумматор также работает в режиме вычитания. з 1277082 4 целью увеличения точности вычисления информационному входу второго суммаэлементарных функций, в него введе- тора-вычитателя, второй информационны третий блок памяти, узел возведе- ный вход которого .подключен к выхония в квадрат, второй умножитель и ду первого. сумматора-вычитателя, второй сумматор-вычитатель, причем второй информационный вход второго адресный вход первого блока памяти умножителя подключен к выходу узла подключен к адресному входу второго возведения в квадрат, вход которого блока памяти, выход третьего блока подключен к информационному входу памяти подключен к первому информа- младших разрядов аргумента устройстционному входу второго умножителя, 1ð ва, выход которого подключен к выховыход которого подключен к первому ду второго сумматора-вычитателя.

Составитель С. Курош

Редактор Е, Копча Техред B.Кадар Корректор C. Патай

Заказ 6666/41 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4