Устройство для обмена данными между электронно- вычислительной машиной и абонентами

Устройство для обмена данными между электронно- вычислительной машиной и абонентами

Иллюстрации

Показать все

Реферат

 

Изобрет.ение относится к вычислительной технике и может быть использовано в качестве системы вводавывода вычислительной системы с распределенной обработкой и распределенным вводом-выво;5ом данных. Целью изобретения является повьшение быстродействия устройства. Устройство содержит блок согласования уровней сигналов, блок формирования адреса , три блока магистральных элементов , два мультиплексора, счетчик адреса, регистр текущего адреса, постоянную память, оперативную память, Два операционных блока, регистр младшего байта, регистр старшего байта, блок коммутации, дешифратор, блок синхронизации, группу блоков вводавывода, мультиплексор знака, счетчик временных интервалов, регистр микрокоманд j счетчик начального адреса, триггер признака переноса, триггер признака результата младшего байта, триггер признака результата старшего байта, триггер управления, триггер непосредственного доступа, триггер управления обменом, два элемента И-ИЛИ, двенадцать элементов И, элемент НЕ. 10 ил. (Л

СОЮЗ СОВЕТСНИХ

NU

РЕа1УЬЛИН ае (11) (594 G 06 F 13 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

{21) 3894772/24-24 (22) 12.05.85 (46) 15.12.86, Бкл. N- 46 (72) А.И.Кривоносов, В.В.Куванов, В.M.Èèðîëþáñêèé, B.Ï.Ñóïðóí, Г.Н.Тимонькин, В.С.Харченко, С.Н.Ткаченко и С.Б.Никольский (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 964620, кл. G 06 F 3/04, 1982., Авторское свидетельство СССР

Ф 1183980, кл. G 06 F 13/00, 1984. (54) УСТРОЙСТВО ДЛЯ ОБМЕНА ДАННЫМИ

МЕЖДУ ЭЛЕКТРОННО-ВЫЧИСЛИТЕЛЬНОИ MALIHНОЙ И АБОНЕНТАМИ

{57) Изобретение относится к вычислительной технике и может быть использовано в качестве системы вводавывода вычислительной системы с распределенной обработкой и распределенным вводом-выводом данных.

Целью изобретения является повышение быстродействия устройства. Устройство содержит блок согласования уровней сигналов, блок формирования адреса, три блока магистральных элементов, два мультиплексора, счетчик адреса, регистр текущего адреса, постоянную память, оперативную память, два операционных блока, регистр младшего байта, регистр старшего байта, блок коммутации, дешифратор, блок синхронизации, группу блоков вводавывода, мультиплексор знака, счетчик временных интервалов, регистр микрокоманд; счетчик начального адреса, триггер признака переноса, триггер признака результата младшего байта, триггер признака результата старшего байта, триггер управления, триггер непосредственного доступа, триггер управления обменом, два элемента

И-ИЛИ, двенадцать элементов И, элемент НЕ. 10 ил.

1277125 2

Изобретение относится к вь1числительной технике н может быть использовано в качестве системы ввода-вывода вычислительной системы с распределенной обработкой и распределенным вводом-выводом данных.

Целью изобретения является повышение быстродействия устройства,, На фиг. 1а, б, в приведена функ-. циональная схема устройства; на фиг. 2 — функциональная схема блока синхронизации; на фиг. 3 — функциональная схема операционного блока (ОБ); на фиг. 4 — функциональная схема блока согласования уровней сигналов; на фиг. 5 — функциональная схема блока коммутации; на фиг. 6 функциональная схема блока вводавывода; на фиг. 7 — функциональная схема блока дешифраторов управления операционного блока, на фиг. 8 временная диаграмма работы устройст" ва при выполнении команд обмена (ОБМ1-ОБИ4), на фиг. 9 — структурная схема алгоритма микропрограммы обслуживания абонента, на фиг. 10— структурная схема алгоритма микро.программы непосредственного доступа.

Устройство для. обмена данными между электронно-вычислительной машиной и абонентами (фиг. 1а, б, в) содержит постоянную память (ПП) 1, оперативную память (ОП) 2, блок 3 формирования адреса, счетчик 4 адреса,-блок 5 синхронизации, первый мультиплексор 6, второй мультиплек сор 7, мультиплексор 8 знака (направления обмена), операционные блоки (ОБ) 9.1 и 9.2, дешифратор 10, регистр 11 микрокоманд, регистр 12 текущего адреса, регистр 13 младшего байта, регистр 14 старшего байта, счетчик 15 начального адреса, счетчик 16 временных интервалов, триггер 17 признака переноса, триггеры 18 и 19 признаков результата младшего и старшего байтов, триггер

20 управления, триггер 21.непосредственного доступа (НД), триггер 22 управления обменом, блок 23 согласования уровней сигналов, блок 24 коммутации, блоки 25.1-25.N вводавывода, второй элемент И-ИЛИ 26, первый элемент И-ИЛИ 27, пятый элемент И 28, четвертый элемент И 29.1, седьмой элемент И 29.2, третий элемент И 30, шестой элемент И 31, второй элемент И 32, десятый элемент

И 33, девятый .элемент И 34, восьмой элемент И 35, двенадцатый элемент

И 36, первый элемент И 37, одиннадцатый элемент И 38, второй, третий, первый блоки 39-41 магистральных элементов, элемент НЕ 42, шину 43 старшего байта данных, шину 44 младшего байта данных, шину 45 данных, шину 46 адреса, информационный входвыход 47 устройства, вход-выход 47,1 старшего байта второго полуслова, вход-выход 47.2 младшего байта второго полуслова, вход-выход 47.3 старшего байта первого полуслова, вход-выход 47.4 младшего байта первого полуслова, группу 48 управляющи входов устройства, вход 48.1 требования обмена, вход 48.2 признака управляющего слона (УС), вход 48.3 разрешения непосредственного доступа (НД), вход-выход 49 адреса устройства, вход 50 пуска устройства, входы

51,1-51.N абонентов устройства, выходы 52. 1-52.N абонентов устройства, выход 53 прерывания устройства, первую группу управляющих выходов 54 устройства, вторую группу управляющих выходов 55 устройства, третий

56,1, четвертый 56.2, первый 56,3, второй 56.4, пятый 57.1 и шестой

57.2 информационные входы-выходы блока 23 согласования уровней сигналов, управляющие выходы 58 и 59 блока 3 формирования адреса соответственно записи и признака модификации, информационный выход 60 блока 3, управляющие выходы 61 и 62 блока 3 формирования адреса, управляющие выходы 63 и 64 блока 3 соответственно записи-счета и блокировки счета, вход 65 мультиплексора 6, выход 66 регистра 12, выход 67 мультиплексора

6, выход 68 счетчика 4 адреса, выходы 69-76 соответственно упоавления блоком 23 согласования, управления регистрами 13 и 14,, адреса,, обращения, записи, микроопераций,, признаков перехода, адресов перехода ПП 1, выходы 77.1 и 77,2 счетчика 15 соответственно старшего и младшего байтов, выходы 78-80, 81.1-81.3, 82-84 соответственно управления блоком 24 коммутации, операционными блоками, дешифратором 10, разрешения обмена, требования НД, прерывания, управления блоками ввода-вывода„ внутренних микроопераций, управления счетчиком зэегистра 11 микрокоманд,выход 85 входов 96 блока 25. i ввода-вывода, первый 145.1, второй 145.2, третий

145.3, четвертый 145.4, пятый 145.5 входы группы входов 82 микроопераций блока 25. i ввода-вывода, выход

146 N-го разряда регистра 123 управления, выход 147 инверсного (п+1)-го разряда счетчика 121, выход 148 элемента И !33, первый t49.1, второй

149.2, третий 149.3 выходы группы выходов 52.i блока 25.i ввода-вывода, информационные входы 150.1 — 150.N регистра 122 ввода-вывода, выходы

151.1 — 151.N регистра 122 ввода-вывода. о

Операционный блок 9. i (фиг. 3) содержит блок 152 дешифраторов управления, первый мультиплексор 153, коммутатор 154, второй и третий мультиплексоры 155 и 156, блок 157 регистров общего назначения, буферный регистр 158, арифметико-логический блок 159, первый — седьмой выходы 160-166 блока 152 дешифраторов управления, первый 167 и второй 168 выходы блока 157 регистров общего назначения, выход 169 арифметика-логического блока 159, выход 170 треть.его мультиплексора 156.

30 Блок 152 дешифраторов управления (фиг. 7) операционного блока 9.i содержит дешифратор 171 источников операндов блока 159, дешифратор 172 функции блока 159, преобразователь

1?3 кодов. Входы разрядов !74.1174.3, 174 ° 4-174.6, 174.7-174 ° 9 входа 79,5 блока 152 образуют соответственно группы информационных входов дешифраторов 171, 172 и преобра40 зователя 173.

Блок 24 коммутации (фиг. 5) содержит дешифратор 175, первый 176.1 восьмой 176.8 коммутаторы.

На временной диаграмме работы устройства при выполнении команд обмена (фиг. 8) показаны номера тех элементов, входов и выходов устройства, которые необходимы для пояснения функционирования устройства. Кроме того, состояние счетчика 4 адреса на временной диаграмме поясняется следующими обозначениями: НА — в счетчике 4 записан начальный адрес микропрограммы, соответствующий выборке из ПП первой микрокоманды (1 МК), +1 — исполнительный адрес второй (2МК) и третьей (3 МК) микро3 !277125 4 блока 41 магистральных элементов, вход-выход 86 ОП 2, информационные входы 87.1 и 87.2 блока 24 коммутации выход 88 регистра 14, выход 89 регистра 13, выход 90 блока 24 коммутации, четырехразрядные входы 91.1 и 91.2 данных соответственно ОБ 9.1 и 9.2, входы 92.1 и 92.2 входных переносов соответственно ОБ 9.1 и

9.2, четырехразрядные выходы 93.1 и !О

93,2 данных ОБ 9,1 и 9.2 соответственно, выходы 94. 1 и 94.2 признаков результата соответственно ОБ 9.1 и

9.2, выходы 95.1 и 95.2 распространения переноса соответственно ОБ 9.1 15 и 9.2, группа выходов 96 блока 5 синхронизации, выход 97.1 мультиплексора 8 знака, выход 97.2 первого элемента И-ИЛИ 27, вход 98 ° 1 знака блока 3, вход 98.2 признака результата 20 блока 3, информационный 99.i и управляющий 100.i выходы блока 25.i ввода-вывода, где i = 1, N выход

101.i знака блока 25.i вход 102.i требования обслуживания блока 3, вы- 25 ход 103.i дешифратора 10, выход 104 второго мультиплексора 7.

Блок 5 синхронизации (фиг. 2) содержит генератор 105 тактовых импульсов, триггер 106 и элемент И 107 группу выходов 108.

Блок 23 согласования (фиг. 4) содержит первую 109 ° 1-109.8, вторую

110.1-110,8, третью 111.i-111.8, четвертую 112.1-112.8, пятую 113.1113.8, шестую 114.t-114.8,седьмую

115.1-115.8, восьмую 116.1 †1,8 группы магистральных элементов, входы и выход 117-120 магистральных элементов.

Блок 25.i ввода-вывода (фиг. 6) содержит счетчик 121, регистр 122 ввода-вывода, регистр 123 управления, второй триггер 124 режима, первый триггер 125 режима, триггер 126 признака начала обмена (ПНО), триггер 127 знака, триггеры 128 и 129 управления, восьмой элемент И 130, первый элемент И 131, второй элемент

И 132, третий элемент И 133, шестой 50 элемент И 134, седьмой элемент

И 135 девятый элемент И 136, четвертый элемент И 137, пятый элемент

И 138, одиннадцатый элемент И 139, десятый элемент И 140, первый эле- 55 мент ИЛИ 14 1, второй элемент ИЛИ 142,. элемент НЕ 143, первый 144.1, второй

144,2 и третий 144.3 входы группы

5 127712

001

010

На выходе 76 ПП 1 формируется адрес перехода А„при выполнении микропрограмм.

ОП ? предназначена для временного хранения информации в процессе функционирования устройства. Она представляет собой запоминающее устройство статического типа, которое может быть построено на типовых интегральных микросхемах. Информационный вход-выход ОП 2 подключен к шине 43 старшего байта данных, откуда поступает в ОП 2 и куда выдается из ОП 2 информация по командам, поступающим на адресные и управляющие входы

ОП 2 из ПП 1.

Блок 3 формирования адреса предназначен для формирования начальных адресов микропрограмм, модификации адреса очередной микрокоманды, а также для формирования управляющих сигналов на мультиплексор 6 (выходы 61 и 62). на счетчик 4 адреса (выходы

61, 63 и 64).

Блок 3 формирования адреса представляет собой комбинационное дискретное устройство, закон функционирования которого определяется таблицей соответствия.

В табл. 1 показаны состояния,.входов и выходов блока 3 формирования адреса, где + обозначает безразличное состояние соответствующего входа устройства, Тр. обм. — сигнал, "Требование обмена", формируемый на входе 48,1 блока 3 Тр. 1 — сигнал "Требование обслуживания", от 1-го абонента; Пр. УС вЂ” сигнал "Признак управляющего слова"; Разр. НД вЂ” сигнал разрешения непосредственного досту-. па, Пр. Z — сигнал "Признак результата (Z)", ПП вЂ” трехразрядные микрооперации признаков перехода, коды и наименования которых приведены вьппе.

Как следует из табл. 1, блок 3 формирования адреса микрокоманд функционирует следующим образом. При воздействии на вход 75 блока 3 микрооперации "Признак исходного" (код

000) на выходах блока 3 формируются нулевые сигналы. Если на входы блока 3 формирования адреса поступает сигнал "Требование обмена". ro на своих управляющих выходах 58, 59, 45 команды формируется путем увеличения содержимого счетчика 4 на единицу.

На фиг. 9 и 10 приведены структурные схемы микропрограмм, которые содержат символы, определяющие порядок выполнения микропрограмм. Кроме того, на фигурах использованы следующие обозначения: (oL,), (") . фиксированные ячейки 01I 2. в которых хранится информация соответственно 10 о младшем и старшем байтах счетчика длины массива слов данных по i-му направлению обмена, где i = 1,N, N— количество абонентов;,(oL г. г 1 — фиксированные ячейки ОП 2, 15 т11 в которых хранится информация соответственно о младшем и старшем байтах счетчика начального адреса ОП

I центрального процессора (И „), t t ) фиксированная ячейка ОП 2, в кото- 20 рой хранится информация о факте выдачи абоненту управляющего слова, (g ). — фиксированная ячейка ОП 2, 1 в которой хранится информация о признаке байта (старшего или младшего) 25 передаваемого слова данных абоненту.

Рассмотрим назначение элементов, узлов и связей данного устройства.

Постоянная память 1 предназначена для хранения микропрограмм, реализуе- 30 мых устройством. На вход ПП 1 подается адрес микрокоманды с выхода

68 счетчика 4 адреса. ПП 1 представляет собой блок памяти статического типа и может быть построена на типовых интегральных элементах.

На выходе 69 ПП 1 формируются микрооперации, управляющие блоком

23. На выходе 70 ПП 1 формируется сигнал управления (записи), который, 40 поступая на вход элемента И 37, раз1 решает поступление тактовых импульсов с выхода 96.2 группы выходов 96 блока

5 синхронизации на входы синхронизации регистров 13 и 14. На выходе

71 ПП 1 формируются адреса ячеек

ОП 2, к которым происходит обращение.

На выходе 72 ПП 1 выдается сигнал обращения к ячейкам ОП 2. На выходе

73 ПП 1 формируется сигнал микрооперации, который поступает на вхоц элемента И 32, управляя записью дан ных в ОП 2, на выходе 74 ПП i — сигналы внешних и внутренних микроопераций, на выходе 75 ПП i — микрооперации признаков перехода имеющие следующие коды:

Признак результат (Z) 100

Анализ знака 0i 1

5 6

Признак исходного

Признак микропрограммы

Конец микропрограммы

1277125 8

61-64 блок 3 формирует управляющие сигналы (соответственно 1,0,1,0,1,0) по которым код начального адреса (первой микрокоманды) микропрограммы обмена (НА МП„,„ ) с выходов блоков

39 и 40 магистральных элементов через мультиплексор 6 записывается в счетчик 4 адреса.

Если на входы блока 3 поступает сигнал "Требование обслуживания" то на своем выходе 60 блок 3 формирует код начального адреса микропрограммы обслуживания i-ro абонента (НА МП-), который по управляющим сигналам записывается в счетчик 4 адреса.. Более высокий приоритет имеет сигнал "Требование обмена". Если в момент выполнения микропрограммы поступает сигнал "Требование обслуживания"„ то данный сигнал не воспри- 20 нимается до окончания микропрограммы.

При поступлении на вход блока 3 сигнала "Признак УС" блок 3 на выходе 64 формирует единичный сигнал, который разрешает формирование адреса очередной (второй) микрокоманды путем увеличения содержимого счетчика 5 адреса на единицу по тактовому импульсу с, С приходом на вход блока 3 сигнал Разрешение НД" блок 3 формирует на выходе 64 единичный сигнал, который †..o тактовому импульсу с, в счетчике формирует >д начального адреса микропрограммы непосредственного 35 доступа.

Если на входы блока 3 поступает микрооперация "Признак микропрограммы" и сигнал "Требование обмена". то на выходах 58 и 59 формируются еди- 40 ничные сигналы, которые производят запись и модификацию текущего адреса микропрограммы в регистре 12.

При поступлении на входы блока 3 микрооперации "Анализ знака" и еди- 45 ничного сигнала "Знак" блок 3 формирует на своих выходах управляющие, сигналы, по которым адрес перехода

А „ с выхода 76 ПП 1 через мультиплексор 6 записывается в счетчик 4 50 адреса. Если поступает нулевой сигнал "Знак", то блок 3 формирует на выходах управляющие сигналы, осуществляющие формирование адреса мик-. рокоманды путем увеличения содержи- 55 мого счетчика 4 на единицу.

При поступлении на входы блока 3 микрооперации Признак результата" и единичного сигнала "При нак Z" блок 3 формирует на свои,. .одах управляющие сигналы, по котср:лм адрес перехода А „ с выхода 76 ПП 1 через мультиплексор 6 записывается в счетчик 4 адреса. Если же поступает нулевой сигнал "Признак Z" 1о блок 3 формирует на выходах управляющие сигналы, осуществляющие формирование адреса очередной микрокоманды путем увеличения ."одержимого счетчика 4 на единицу, Если на вход блока 3 поступает микрооперация "Конец микропрограммы" на выходе последнего формируются управляющие сигналы, осуществляющие прохождение и запись кода адреса возврата А,, с выхода регистра 12 текущего адреса через мультиплексор

6 в счетчик 4 адреса.

Как,"омбинационное устройство, услови функционирования которого показаны в табл. 1, блок 3 формирования адреса может быть реализован на программируемой логической матрице.

Счетчик 4 адреса предназначен для запоминания, увеличения на единицу и выдачи адреса очередной микрокоманды.

Он имеет вход D параллельной записи кода адреса, счетный вход (+1) и вход синхронизации С ° Код адреса, поступающий на вход D записывается в счетчик, если на его вход синхронизации поступает тактовый импульс.

Содержимое счетчика увеличивается, если импульс поступает на его счетный вход (+ 1) . Счетчик 4 адреса работает в двух режимах. Если следующий адрес формируется путем увеличения на единицу текущего адрес, то на вход синхронизации поступает нулевой сигнал с выхода элемента И 28, а на счетный вход счетчика 4 адреса— очередной тактовый импульс с выхода элемента И 31. Если следующий адрес формируется путем параллельной записи кода адреса с входа D то на счетный вход счетчика 4 поступает нулевой сигнал с выхода элемента И 31, а на вход синхронизации — тактовый импульс с выхода элемента И 28, I

Блок 5 синхронизации (фиг. 2) предназначен для формирования на своих выходах 96.1-96.3 трех последовательностей тактовых импульсов, сдвинутых друг относительно друга, которые

1277125

Аь, а ьк + Аь,- 1ь л

16 6 62 где А „„ адрес на выходе мультиплексора 6; адрес, сформированный блоком 3 формирования адреса, 50 адрес, поступающий с выхода шины 45 данных через блоки 39, 40 магистральных элементов, адрес, поступающий с выхода 66 регистра 12 те55 кущего адреса; адрес, поступающий с выхода 76 ПП

Аьь обеспечивают синхронизацию работы устройства.

Триггер 106 служит для управления работой блока 5 синхронизации.

Исходное состояние триггера 106 нулевое. При этом нулевой сигнал с

его выхода поступает на вход управления генератора 105. Генератор 105 формирует на своих выходах последовательности импульсов только при на- 10 личии единичного сигнала на его управляющем входе. Элемент И 107 служит для формирования сигнала на нулевом входе триггера !06 после поступления управляющего сигнала 15

"Конец работы" с входа 83.2 блока 5.

Запуск блока 5 синхронизации осуществляется по сигналу "Пуск", который поступает на вход 50. Он псдается на единичный вход триггера 106 и 20 устанавливает его в единичное состоя-. ние. Единичным сигналом на своем выходе триггер 106 запускает генератор

105, который начинает формирование последовательностей синхросигналов.

Формирование синхросигналав продолжается до тех пор, пока на первый вход элемента И 107 не поступит уп— равляющий сигнал "Конец работы". После этого при поступлении на второй 30 вход элемента И 107 очередного тактового импульса с выхода 108.3 формируется управляющий сигнал на нулевом входе триггера 106, который возвращается в исходное состояние и снимает 35 управляющий сигнал с входа генератора 105. В результате генератор 105 прекращает выдачу последовательностей тактовых импульсов.

Мультиплексор 6 реализует следую- 40 щую логическую функцию: управляющие сигналы, формируемые на выходах 61 и 62 блока 3 формирования адреса соответственно.

Мультиплексор 7 предназначен для ,управления прохождением младшего байта слова данных, поступающего с выходов 99.1-99.N блоков 25.1-25.N ввода-вывода соответственно, и старшего байта слова данных с выходов

88 регистра 14 в зависимости от управляющего кода с выхода 78 регистра

11 микрокоманд. Мультиплексор 7 реализует следующую систему логических фукций: и у„= Ч à,k„, н у = V а,, К

2;, 11 % где а;, -а; — значение первого— восьмого разрядов соответственно байта слова данных i-го абонента, Y

1< =,A k

k если в соответствующем разряде выхода 78 регистk = ра 11 присутствует "1", если в соответствуюшем

) разряде выхода 78 регистра 11 присутствует "0"; 1 — число разрядов выхода 78 регистра 11, причем

Ц

2" N

N — - число абонентов.

Мультиплексор 8 знака служит для выбора знака, поступающего с выходов

i0i,i-101.N соответственно блоков

25,1-25.N ввода-вывода, в зависимости от управляющего кода на его выходе 83.1. Мультиплексор 8 реализует следующую логическую функцию:

М

М= V xk

1 где х" — значение сигнала с. выхода

iO1. блока 25.i ьвода-вывода..

ОБ 9.1 и 9,2 (фиг. 3) предназначены для обра.ботки восьмиразрядных данных и представляют собой операционный блок, который может быть подстроен по типовой схеме, например на микропроцессорных секциях

К1804ВС1. На функциональной схеме

Мультиплексор 155 (фиг. 3) представляет собой мультиплексор с третьим состоянием и предназначен для коммутации данных от двух источников: выхода 169 блока 159 и выхода

167 блока 157. Управление этим мультиплексором осуществляется по сигналу с выхода 166 блока 152 и по сигналу с входа 79.3.

Мультиплексор 156 предназначен для прямой передачи, сдвига содержимого буферногс регистра 158 впра- 45 во или влево на один разряд и передачи его на первый информационный вход регистра 158. Управление мультиплексором 156 осуществляется с выхода

163 блока 152. 50

Блок 157 регистров общего назначения (фиг. 3) содержит регистры общего назначения, используемые для хранения адресов, данных или констант.

Адрес первого (второго) операнда 15 задается сигналами с входа 79.4 (вход второго операнда условно не попоказан). С выходов 167 и 168 блока

)1 12771 (фиг. 3) типового ОБ вход 79..3 ОБ соответствует 40-му выводу микросхемы K1804BCi вход 79.4 — 17-20-му выводу вход 43 — 22-25-му выводам, вход 79.5 — 5-7, 12-14, 26-28-м вы- 5 водам, выходы 92.i и 96.3 — 29-му и

15-му выводам, выходы 94 ° i: и 95.i

MIIC — 11-му и 33-му выводам, выход

93.i NIIC — 36-39-м выводам. Выходы

94.1 и 94.2 соединяются в общей точI ке, подключаемой через резистор к источнику питания (не показан).

Блок 152 дешифраторов управления (фиг, 7) предназначен для управления работой ОБ 9.i. Структура блока

f5

152 отражена в табл. 2-4.

Мультиплексор 153 предназначен для прямой передачи, сдвига данных вправо или влево на один разряд и передачи их на входы блока 157.

Управление мультиплексором 153 осуществляется с выхода 162 блока 152.

Коммутатор 154 предназначен для коМмутации операндов на первый и второй входы блока 159 от четырех источников: входа 43 данных, двух источников блока 157 и регистра 158.

Управление коммутатором 154 осуществляется сигналами с выхода 160 дешифратора (ДШ) 151 (фиг. 7).

Структура коммутатора 154 и

ДШ 171 показана в табл. 2.

25 l2

157 на коммутатор 154 выдается содержимое регистров, адреса которых заданы на выходе 79.4. С выхода мультиплексора 153 на блок 157 поступает информация, предназначенная для записи в соответствующие регистры блока

157. Управление блоком 157 осуществляется с выхода 164 блока 152 и с входа 96.3.

Буферный регистр 158 (фиг. 3) предназначен для промежуточного хранения данных и может быть использован в качестве аккумулятора. Запись информации в регистр 158 может проа изводиться с выхода 170 мультиплексора 156 и с выхода 169 блока 159.

Управление регистром 158 осуществляется по управляющим сигналам с выхода 156 блока 152 и с выхода

96.3 ОБ. При этом с двухразрядного выхода 165 блока 152 поступает сигнал разрешения записи с выхода 169 или выхода мультиплексора 170, а с входа 96.3 ОБ — строб записи.

Арифметико-логический блок 159 (фиг. 3) предназначен для выполнения арифметических и логических операций в соответствии с управляющими сигналами, которые поступают с выхода 161. Операции блок 159 выполняет за один такт. Управление этим блоком осуществляет дешифратор 172 (фиг. 7) в соответствии с табл. 3 °

Табл. 3 показывает соответствие между сигналами на входах 174 ° 4-174.6 и функцией блока 159 и, следовательно, отражает структуру дешифратора

172 и блока 159 (фиг. 3)

ОБ 9.i (фиг. 3) выполняет широкий набор операций. 3а один такт его работы реализуются операции, перечисленные в табл. 3. Длинные операции, например деление, умножение и т.д., выполняются по микропрограммам, составленным из коротких операций, аналогично микропрограммам, употребляемым в известных устройствах.

Операции загрузки и сдвига содержимого регистров блока 157 и регистра 158 огределяются сигналами на входах 174.6-174.9 (фиг. 3) в соответствии с табл. 4, в которой описана работа преобразователя 173 кодов (ПК).

Дешифратор 10 (фиг. 1в) предназначен для формирования на выходах

13

14

1277125

103. 1 — 103,п сигналов, управляющих соответственно блоками 25.1-25.N ввода-вывода.

Регистр 11 микрокоманд (фиг, 1а) предназначен для записи сигналов 5 микроопераций, поступающих с вьг<ода

74 ПП 1.

Регистр 12 текущего адреса предназначен для записи и модификации адреса выполняемой микрокоманды при поступлении сигнала "Требование обмена" от центрального процессора.

Регистр 12 имеет информационный вход

D, управляющий вход V и вход синхронизации С. Код текущего адреса, поступающий на информационный вход, записывается в регистр 12 по тактовому импульсу,, поступающему на

V-вход регистра с выхода элемента

И 29.1. Модификация кода текущего 20 адреса осуществляется путем увеличеI ния содержимого регистра 12 на единицу по тактовому импульсу с с выхода элемента И 29.2. Управляющий

25 вход и вход синхронизации регистра

12 текущего адреса соответствуют входу синхронизации и счетному входу интегральной микросхемы 533 ИЕ 7 соответственно.

Регистры 13 и 14 соответственно младшего и старшего байтов слова данных служат для временного хранения слова данных. Устройство может обеспечивать чтение содержимого счетчика 16 временных интервалов коман- 35 дами обмена в ЦП. При чтении содержимого счетчика 16 командами обмена с ЦП возможно наложение команды обмена на импульс модификации счетчика, что приводит к искажению считываемой информации. Для устранения этого явления чтение содержимого счетчика 16 производится через регистры 13 и 14, в которые содержимое счетчика записывается по тактово- 4> му импульсу, не совпадающему с импульсом модификации счетчика.16.

Счетчик 15 начального адреса предназначен для записи по информационному входу адресов ячеек ОП ЦП, из которых считывается wm записывается информация с входа-выхода 47 устройства. Кроме того, по тактовому импульсу„ поступающему на счетный вход счетчика 15 начального адреса, происходит модификация начального адреса.

Если на входе синхронизации счетчика 15 присутствует единичный сиг= нал, то счетчик 15 работает в режиме параллельной записи, если на входе синхронизации присутствует нулевой сигнал, то счетчик работает в режиме модификации путем увеличения содержимого счетчика на единицу по тактовому импульсу,, поступающему на счетный вход счетчика 15.

Счетчик 16 временных интервалов осуществляет формирование длительности такта работы ЦП, а также формирование различных временных интервалов, определяющих время сигнала прерывания ЦП. ЦП ведет обмен данными с абоненФами в реальном масштабе времени. Органиэация службы времени осуществляется счетчиком 16 временных интервалов, который работает . в тех же режимах и может быть выполнен на тех же интегральных микросхемах, что и счетчик 15 начального адреса и счетчик 4 адреса.

Триггер 17 признака переноса (фиг. 1б) служат для записи переноса с выхода 95.1 старшего ОБ 9.1.

Триггеры 18 и 19 признаков результата соответственно младшего и старнеt го байтов предназначены для записи сигнала признака результата при обработке младшего и старшего байтов слова данных. Триггер 20 управления предназначен для управления работой счетчика 16. Триггер 21 НД предназначен для формирования сигнала ИД центральному процессору. Триггер 22 управления обменом служит для записи информации, извещающей ЦП о направлении передачи данных с i-м абонентом.

Блок 23 (фиг. 4) предназначен для согласования работы устройства с центральным процессором при записи (чтении) данных в ОП ЦП.

Первая..109.1-109.8 и вторая 110.1110.8 группы магистральных элементов служат для формирования соответственно старшего (16-23-й разряды) и младгиего (24-31-й разряды) байтов четного полуслова данных, поступающих с входов 56.1 и 56.2 блока 23 через первую и вторую группы магистральных элементов на входы 57,1 и 57.2 блока 23 соответственно по управляющему сигналу на вход 120.1 группы входов при чтении данных из ОП ЦП. Третья

111. 1- 111.8 ичетвертая 112. 1 в 112.8

1277125 16 группы магистральных элементов предназначены для формирования соответственно старшего (О-7-й разряды) и младшего (8-15-й разряды) байтов нечетного полуслова данных, поступающих с входов 56,3 и 56.4 блока 23 при чтении данных из ОП ЦП через третью и четвертую группы магистральных элементов на выходы 57.1 и 57.2 блока 23 соответственно по управляющему сигналу на входе 120.3 блока

23. Пятая 113.1-113 ° 8 и шестая 114;1114.8 группы магистральных элементов предназначены для формирования соответственно старшего и младшего байтов четного полуслова данных, поступающих с входов 57. 1 и 57.2 блока 23 при записи данных в ОП ЦП по управляющему сигналу на входе

120.2 блока 23. Седьмая 115.1-115.8 и восьмая 116.1-116,8 группы магистральных элементов служат для формирования старшего и младшего байтов нечетного полуслова данных, поступающих с входов 57.1 и 57.2 блока 23 при записи данных в ОП ЦП по управляющему сигналу на входе 120,4 блока 23.

Блок 24 коммутации (фиг. 5) предназначен для коммутации восьмиразрядных данных с выходов 99.1-99.N соответственно блоков 25.1-25.N ввода-вывода, с выходов 87.1-87.2 счетчика 15 начального адреса, а также с выхода 89 регистра 13 младшего бай,та. По управляющему сигналу с выхода

В дешифратора 175 первый — восьмой разряды слова данных с соответствующего блока 24 проходят на выход 90 блока 24 через коммутаторы 176.1176.8 соответственно °

Блок 25 ввода-вывода (фиг, 6) предназначен для управления выдачей и приемом слов данных от абонентов, а также автономно осуществляет формирование частоты (темпа) обмена битов слова. Счетчик 121 предназначен для записи кода количества переданных битов слова при выдаче и приеме его от абонента. Разрядность счетчика

121 определяется выражением n =

= log < N + i, где N — количество разрядов регистра 122.

Регистр 122 ввода-вывода предназначен для записи слов данных, поступающих в параллельном коде на вход

83 блока 25 от центрального процес40 входа 103.i и очередного тактового

45 импульса с группы входов 96 блока

55 формирует управляющий сигнал при поступлении на его входы сигналов с входов 145.5 и 103.i блока 25.i ввода-вывода, элемент И 138 — сигнал, 5

f0

30 сора и выдачи их абоненту последовательным кодом с выхода 151.N регистра 122. Кроме того, в регистр

122 по входу D -+ записываются слова данных в последовательном коде от абонента и выдаются с выхода

99.i центральному процессору в параллельном коде.

Регистр 123 управления предназначен для формирования темпа обмена битами слов данных при приеме (передаче) их от абонента. Регистры 122 и 123 могут работать в режиме записи и сдвига. Если на V-вход регистров поступает единичный сигнал, то регистры работают в режиме записи, в противном случае — в режиме сдвига.

Триггер 124 режима предназначен для управления режимом работы (записи или сдвига) регистра 122 ввода-вывода; триггер 125 режима — для управления работой триггера 124 и регистра

123. Триггер 126 признака начала обмена формирует сигнал требования обмена словами данных мажду ЦП и абонентом. Триггер 127 знака предназначен для хранения информации о направлении обмена данными между ЦП и абонентом, триггер 128 управления— для временного хранения битов слов данных, поступающих от абонента с входа 5 1.i блока 25.i. Триггер 129 управления служит для управления выдачей битов слов данных абоненту.

Элемент И 130 предназначен для формирования сигнала установки в нулевое (исходное) состояние триггера 128 перед приемом одного бита слова от абонента, элементы И 131-133 — для формирования управляющих сигналов при поступлении на их входы сигналов микроопераций с группы входов 82 блока 25.i, управляющего сигнала с

25.i ввода-вывода. Элемент И 135 предназначен для формирования сигнала установки в исходное состояние триггера 125 в момент выдачи (приема) последнего бита слова данных, элемент И 136 — для формирования сигналов синхронизации, управляющих работой абонента, при выдаче (приеме) одного бита слова. Элемент И 137

1277125

18 являющийся сигналом синхронизации регистра 122; элемент И 139 — биты слова, передаваемые абоненту, эл.емент И 140 — сигнал установки в исходное состояние триггера 129 управ-= ления в момент выдачи нли приема последнего бита слова, элемент

ИЛИ 141 — сигнал установки в исходное (нулевое) состояние счетчика

121. Элемент ИЛИ l42 предназначен 6 для формирования сигналов синхрони" зации регистра 122; элемент HE 143 для формирования единичного сигнала, необходимого для автономного формирования тсмпа обмена битами слов 15 данных.

Входы 144.! 144.3 группы входов

95 блока 25.i предназначены для подачи трех последовательностей Tàêòîвых импульсов сдвинутых друг относи- 20 тельно друга, соответственно сз, входы 145,1 †1.5 группы входов

82 блока 25.i — для подачи сигналов микроопераций, управляющих работой блока 25.i, выход 146 регистра 123 для выдачи сигнала, управляющего работой предлагаемого канала ввода. вывода при выдаче (приеме) бита слова.

Выход 147 счетчика 121 предназ- 30 начен для выдачи единичного при пеоедаче (приеме) слова данных и нулевсго сигнала после окончания передачи («рие а) слова данных, выход

148 элемента И 133 — для выдачи сигналов синхронизации триггера 1?7 знака, Выходы 149.1 †1.3 группы выходов 52.i блока 25.i являются соответственно выходами признака начала обмена, синхронизации и информации. 40

Выходы 150,1-150.N реги..тра 122 предназначены для подачи на регистр 122 слова данных от ЦП в параллельном коде. По входу 150.N подается знак (направление) обмена информацией. 45

Выходы 151.1-151.N предназначены для выдачи слова данных в параллельном коде от абонента ЦП. Выход 151.Л служит для выдачи слова данных абоненту от ЦП в последовательном коде.,0

Блок 25.i ввода-вывода функционирует в следующих режимах: выдачи информации абоненту и приема информации от абонента.

Режим выдачи информации абоненту.

В исходном состоянии регистры, триггеры и счетчик находятся в исходном (нулевом) состоянии. Работа начинается с момента прихода на вход

103.i блока 25.i управляющего сигнала с выхода дешифратора 10 (фиг.1).

С этого момента с группы входов

9б и 82 блока 25.i ввода-вывода поступают сигналы синхронизации и микрааперации, управляющие работой блока 25„i ввода-вывода. Перец выдачей слов данных абоненту всегда выдается управляющее слово, в котором обязательно содержится знак, извещающий абонент о направлении обмена информацией. Управляющее слово поступает на входы 150,1-150.N регистра

122 и записывается в него по заднему фронту тактового импульса с, который с входа 144.3 через элементы

И 138 и ИЛИ 142 поступает на вход синхронизации регистра 172. Знак с входа 150.N поступает на П-вход триггера 127 знака и записывается в него по заднему фронту тактового импульса. c> „ который через элемент

И 133 поступает на вход синхронизации триггера l27. Разрешающими сигналами для прохождения тактового импульса з через элементы И 133 и 138 являются соответственно микрооперации, поступающие на входы

145.3 и 145.4 °

После этого по тактовому импульсу

7, и микрооперации, поступающей с входа 145.2, происходит установка триггера 126 ПНО в единичйое состояние. На выход 149.1 группы выходов

52.1 блока 25.i выдается сигнал признака начала обмена абоненту.

Кроме того, тактовый импульс с, с выхода элемента И 132 устанавливает триггеры 129 и 125 в единичное со