Устройство для сокращения избыточности информации

Устройство для сокращения избыточности информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к телеметрии и позволяет повысить достоверность сокращенной информации эа счет использования цифрового элемента памяти (регистра) существенных отсчетов . Устройство работает по алгоритму предсказателя нулевого порядка и содержит блок сравнения, формирователь модели сигнала, блок управления и ключ. Изобретение дополнительное к авт.св. № 1100634. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБ ЛИК (19) (И) (5)) 4 С 08 С 19/28 к

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1100634 (2 1) 3903416/24-24 (22) 29.05.85 (46) 15.12.86. Бюл. Р 46 (72) Е.Ф.Капинос (53) 621 ° 398 (088.8) (56) Авторское свидетельство СССР

Р 1100634, кл. Г 08 С 19/28, 1983. (54) УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ ИЗБЫТОЧНОСТИ ИНФОРМАЦИИ (57) Изобретение относится к телеметрии и позволяет повысить достоверность сокращенной информации sa счет использования цифрового элемента памяти (регистра) существенных отсчетов. Устройство работает по алгоритму предсказателя нулевого порядка и содержит блок сравнения, формирователь модели сигнала, блок управления и ключ. Изобретение дополнительное к авт.св. Р 1100634. 1 ил.

1277165

Изобретение относится к телеметрии.

Целью изобретения является повышение достоверности сокращенной информации, 5

На чертеже представлена функциональная схема устройства.

Схема включает блок 1 сравнения, выполненный на элементе 2 сравнения и пороговом элементе 3, формирова- 10 тель 4 модели сигнала, выполненный на аналого-цифровом преобразователе

5, элементе 6 задержки, регистре 7 памяти и цифроаналоговом преобразователе 8, ключ 9 и блок 10 управле- 15 ния, выполненный на триггерах 11 и

12, элементах 13 и 14, И, элементах

15 и 16 задержки и формирователе 17 импульсов, Устройство работает следующим об- 20 разом.

Сигнал от датчика поступает на информационный вход устройства (на первый вход элемента 2 сравнения и вход преобразователя 5), на второй 25 вход элемента 2 сравнения поступает сигнал с выхода преобразователя 8.

Сигнал с выхода преобразователя 8 имеет амплитуду, соответствующую амплитуде последнего переданного суще- 30 ственного отсчета. При несовпадении амплитуд сигналов элемент 2 сравнения выдает сигнал несовпадения. По достижении сигналом с выхода элемента 2 величины, превышающей порог срабатывания порогового элемента 3 (порог срабатывания устанавливается исходя из требуемой погрешности апроксимации измеряемого сигнала), последний выдает сигнал, который, прой. 40 ря через элемент 13 И, поступает на

1 вход формирователя 17. Формирователь

17 по переднему фронту сигнала высокого уровня, поступившего на его вход, формирует импульс, который с выхода 45 формирователя 17-поступает на вход триггера 11, управляющий вход преобразователя 5 и вход элемента 6 задержки, При этом на выходе триггера

11 устанавливается низкий нулевой потенциал, запрещающий прохождение сигнала с выхода блока 1 через элемент

13 И, преобразователь 5 образует амплитуду сигнала, действующего на его информационном входе, в двоичный код.

Цифровой сигнал с выхода преобразователя 5 поступает на входы регистра 7 памяти. Импульс, поступивший на вход элемента 6 задержки, через время задержки, достаточное для окончания цикла преобразования аналогового сигнала в цифровой в преобразователе 5, с выхода элемента 6 задержки поступает на управляющий вход регистра 7 и раэрешает запись в него цифрового сигнала. Цифровой сигнал с выхода регистра 7 поступает на вход преобразователя 8, который преобразует его в аналоговый сигнал, амплитуда которого с заданной точностью соответствует амплитуде существенного отсчета сигнала датчика. Одновременно импульс с выхода элемента 6 задержки поступает на выход устройства (выдается команда об окончании интервала дискретизации) и на вход элемента 15 задержки. Импульс с выхода элемента 15 задержки поступает на входы триггеров 11 и 12. Триггер 11 устанавливается в исходное единичное состояние, а триггер 12 — в нулевое состояние.

На выходе триггера 12, соединенном с входом элемента 13 И,, устанавливается низкий (нулевой) потенциал, запрещающий прохождение сигнала от блока 1 через элемент 13 И до тех пор, пока не появится значение нового существенного отсчета, Одновременно на выходе триггера 12 соединенном с входом элемента 14 И, устанавливается высокий потенциал, который разрешает прохождение тактовых управляющих импульсов через элемент 14 И. Первый тактовый импульс проходит через элемент 14 И на вход элемента 16 задержки, управляющий вход ключа 9 и выход устройства (признак считывания информации существенного отсчета). Ключ 9 открывается и сигнап с выхода преобразователя 8 выдается на выход устройства.

Тактовый импульс с выхода элемента

14 И, пройдя через элемент 16 задерж" ки, устанавливает триггер 12 в исходное единичное состояние.

После этого цикл работы устройства повторяется.

Таким образом, в регистре 7 записанная кодовая комбинация сигналов может храниться долго и уровень сигнала на выходе преобразователя 8 с течением времени не изменяется, что обеспечивает исключение ложных существенных отсчетов измеряемого параметра, фиксируемых .прототипом, и

Формула изобретения

Составитель М.Никуленков

Техред М.Ходанич Корректор М. Самборская

Редактор А.Гулько

Заказ 6670/45 Тираж 515 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4.

3 1? 771 повышает достоверность сокращенной информации.

Устройство для сокращения избыточности информации по авт.св. P 1100634, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности, формирователь модели сигнала содержит аналого-цифровой преобразователь, ре- 10 гистр, цифроаналоговый преобразователь и элемент задержки, выходы аналого-цифрового преобразователя соединены с соответствующими информационными входами регистра, выходы которого соединены с соответствующими входами цифроаналогового преобразователя, объединенные управляющий вход аналого-цифрового преобразователя и вход элемента задержки и информационный вход аналого-цифрового преобразователя являются соответственно пер/ вым и вторым входами формирователя модели сигнала, выход цифроаналогового преобразователя является первым выходом формирователя модели сигнала, выход элемента задержки соединен с управляющим входом регистра и является вторым выходом формирователя модели сигнала.