Устройство для приемопередачи информации с контролем ошибок

Устройство для приемопередачи информации с контролем ошибок

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в аппаратуре передачи и обработки информации. Целью изобретения является упрощение, повышение быстродействия, повышение информационной гибкости устройства путем обеспечения параллельной и последовательной передач информации и последовательной обработки информации с контролем ошибок. Устройство работает следующим образом. На сигнальный вход устройства поступает пакет информации в последовательном виде, на его управляющий вход - сигнал сопровождения . Управляющий сигнал инициирует развертку программы командного блока 8. Пакет информации записывается в последовательном виде в регистры 4 - 4j, сдвига и параллельно поступает на входы блоков 6 и 1 поразрядного суммирования и вычисления контрольной суммы. Наличие ошибки, выявляемой блоком 6 поразрядного суммирования на основе контроля по четности, фиксируется блоком 2 формирования сигнала ошибки. Если в принятом пакете информации ошибки отсутствуют, блок 2 по сигналам управления с командного блока 8 разрешает перезапись в параллельной форме пакета информации в регистры 4 -4f,. По сигналу управления с командного блока 8 регистры 4,-4f, сдвига транслируют пакет через селектор 3 на выход устройства. Параллельно информация поступает на (С (Л vj Риг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (19) (11) пи 1 С 08 С 25/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3843729/24-24 (22) 11.01.85 (46) 15.12 ° 86. Бюл. № 46 (72) А.Р.Янов и А.С.Кабанов (53) 681.326 (088.8) (56) Авторское свидетельство СССР № 359645, кл. G 06 F 3/04, 1971.

Авторское свидетельство СССР

¹ 611244, кл. G 08 С 25/00, 1976. (54) УСТРОЙСТВО ДЛЯ ПРИЕМОПЕРЕДАЧИ

ИНФОРМАЦИИ С КОНТРОЛЕМ ОШИБОК (57) Изобретение относится к вычислительной технике и может быть использовано в аппаратуре передачи и обработки информации. Целью изобретения является упрощение, повышение быстродействия, повышение информационной гибкости устройства путем обеспечения параллельной и последовательной передач информации и последовательной обработки информации с контролем ошибок. Устройство работает следующим образом. На сигнальный вход устройства поступает пакет информации в последовательном виде, на его управляющий вход — сигнал сопровождения. Управляющий сигнал инициирует развертку программы командного блока

8. Пакет информации записывается в последовательном виде в регистры 4 —

4> сдвига и параллельно поступает на входы блоков 6 и 1 поразрядного суммирования и вычисления контрольной суммы. Наличие ошибки, выявляемой блоком 6 поразрядного суммирования на основе контроля по четности, фиксируется блоком 2 формирования сигнала ошибки. Если в принятом пакете информации ошибки отсутствуют, блок

2 по сигналам управления с командного блока 8 разрешает перезапись в параллельной форме пакета информации в регистры 4< -4„. По сигналу управления с командного блока 8 регистры

4,-4 „ сдвига транслируют пакет через селектор 3 на выход устройства. Параллельно HHAopMBIJHR поступает на

1277166 второй блок 7 поразрядного суммирования, где завершается байт контроль ной суммы контрольным битом, после чего командный блок выдает сигнал, аннулирующий режим передачи, и устИзобретение относится к вычислительной технике и может быть использовано в аппаратуре передачи, приема, и обработки информации.

Целью изобретения является упрощение, повьппение быстродействия и информационной гибкости устройства путем обеспечения параллельной и последовательной записи и считывания информации и последовательной обработки информации с контролем ошибок.

На фиг.1 изображена структурная схема устройства; на фиг.2 и 3 — его функциональная схема.

Устройство содержит блок 1 вычисления контрольной суммы, блок 2 формирования сигнала ошибки, селектор 3, регистры 4 -4 сдвига, блок 5 поразрядного сравнения, блоки 6 и 7 поразрядного суммирования, командный блок 8, в блоке 1 вычисления контрольной суммы — мультиплексор 9,, триггеры 10,-10» регистр 11 сдвига, в блоке 6 побитного суммирования— триггер 12, сумматор 13 по модулю 2, элемен И 14, в блоке 5 побитного сравнения — сумматор 15 по модулю 2, элемент И 16, в командном блоке 8 счетчик 17, блок 18 памяти, Блок 2 формирования сигнала ошибки выполнен на триггере 19, блок 7 побитного суммирования на триггере 20.

Информационный вход устройства соединен с информационным входом пос леднего регистра 4„„ входом первого блока 6 поразрядного суммирования и первыми входами блока 1 вычисления контрольной суммы и блока 5 поразрядного сравнения. Выход последнего разряда каждого регистра 4,-4 соединен с информационным последовательным входом предыдущего. Выход последнего разряда первого регистра 4, соединен с первым входом селектора 3, входом второго блока 7 поразрядного ройство устанавливается в исходное состояние. Блок 1 вычисления контрольной суммы содержит мультиплексор, триггеры и регистр сдвига. 1 з.п. ф-лы, 5 ил. суммирования и вторым входом блока 1 вычисления контрольной суммы, выход которого соединен с вторыми входами селектора 3 и блока 5 поразрядного

5 сравнения, выход которого соединен с первым входом блока 2 формирования сигнала ошибок, второй вход которого соединен с выходом первого блока 6 поразрядного суммирования, выход вто. рого блока 7 поразрядного суммирования соединен с третьим входом селектора 3, выход которого соединен с вы ходом устройства, управляющий вход командного блока 8 соединен с управляющим входом устройства, а выходы— с соответствующими управляющими входами регистров 4<-4„, селектора 3.

В блоке 1 вычисления контрольной суммы первый и второй входы мультиплексора 9 соединены соответственно с первым и вторым входами блока 1 вычисления контрольной суммы, выход— с информационными входами триггеров 10 -10> выходы которых соединены с

2» соответствующими информационными параллельными входами регистра 11, выход последнего разряда которого соединен с выходом блока 1 вычисления контрольной суммы, упЗО равляющие входы мультиплексора 9, триггеров 10,-108 и регистра 11, а также установочные К-входы триггеров 10,-108 соединены с соответствующими выходами командного блока 8.

Устройство для приемопередачи информации с контролем ошибок работает следующим образом.

В режиме приема пакета информации на информационный вход устройства по4О ступает в последовательном виде п байт полезной информации, транспарентной для устройства; пакет завершает байт контрольной суммы. Каждый байт пакета и байт контрольной суммы завершает контрольный, девятый бит дополнения

1277166 на четность. На управляющий вход устройства поступает сигнал сопровождения, указывающий устройству на наличие в канале пакета информации. Сигнал сопровождения инициирует развертку программы командного блока 8, который подает управляющие сигналы на другие блоки устройства. По сигналам блока 8п байт пакета записывается в последовательном виде в п 8-разрядный 10 регистр, образованный п параллельносдвиговыми регистрами 4, -4 . Парал= лельно пакет поступает на вход блока

6 поразрядного суммирования и на вход блока 1 вычисления контрольной сум- 15 мы. По управляющим сигналам командного блока 8 блок 6 осуществляет суммирование по модулю 2 с 1-го по 8-1 разряд каждого байта пакета. Во время поступления 9-го, контрольного, 20 бита каждого байта пакета, поступающего на информационный вход устройства, блок 6 сравнивает накопленную сумму и значение поступающего 9-ro бита. Результат сравнения регистри- 25 руется блоком 2 формирования сигнала ошибки. Блок 1 осуществляет накопление суммы по модулю 2 одноименных разрядов байт пакета. В результате к моменту поступления иэ канала бай- щ та контрольной суммы в блоке 1 накоплен местный байт контрольной суммы.

Блок 8 инициирует вывод иэ блока 1 местной контрольной суммы на второй вход блока 5 поразрядного сравнения синхронно с поступлением на первый вход блока 5 байта контрольной суммы поступающего пакета информации.

Результат сравнения регистрируется блоком 2. Если в принятом пакете от- 40 сутствовали ошибки, блок 2 по сигналам управления блока 8 разрешает потребителю перезапись в параллельной форме п байт пакета с регистров 4,—

4 . Тем самым режим приема пакета ин-. 45 формации из канала завершается, По сигналам разрешения, поступающим из блока 8, потребитель осуществляет запись в параллельной форме и байт в регистры и -4„, тем самым ини-50 циируя начало режима передачи пакета информации в канал.

По управляющим сигналам блока 8 регистры и -4„ в последовательной форме транслируют пакет через селектор .3 на выход устройства. Параллельно информация поступает на побитное суммирование в блок 7. С регистров 4,-4д через селектор 3 на выход устройства поступают каждые 1-8-й биты п байт а с блока 7 через селектор 3 на выход устройства поступает результат суммирования, т.е. 9-й контрольный бит. Одновременно с формированием пакета 1 осуществляет накопление суммы одноименных бит и байт пакета, По окончании формирования п-ro байта пакета с выхода блока 1 через селектор

3 на выход устройства поступает байт контрольной суммы. Блок 7 эвершает байт контрольной суммы 9-м, контрольным, битом, после чего блок 8 аннулирует режим передачи и устройство устанавливается в исходное состояние.

На фиг.2 и 3 раскрыт на функциональном уровне блок 1 вычисления контрольной суммы. В режиме приема пакета информация через мультиплексор 9 поступает на счетные входы триггеров

10, =10 . На входы разрешения счета трцггвров 101 †1 поступают управляющие сигналы блока 8 ° По этим сигналам на триггерах 10 -108 накапливается результат суммирования и байт пакета.

В конце п-ro байта в параллельной форме результат суммирования по сигналу управления записывается в регистр 11. По этому же сигналу содержимое триггеров 10 -108 обнуляется.

Во время прихода байта контрольной суммы пакета блок 8 переключает регистр 11 в режим сдвига и на первый и второй входы блока 5 синхронно поступают байт контрольной суммы пакета и местный байт накопленной в блоке

1 контрольной суммы. В режиме передачи блок 8 переключает мультиплексор

9 и на вход блока вычисления контрольный суммы поступают фрагменты подготавливаемого пакета для накопления суммы одноименных разрядов байт пакета. В остальном работа блока 1 в режиме передачи идентична предыдущем режиму.

Сигнал 27 соответствует сигналу, поступающему с командного блока 8 на подготовительные входы регистров

4<-4> для приема информации. Сигналы

28 и 29 соответствуют сигналам, поступающим на управляющие входы селектора 3 с командного блока. Сигнал 30 соответствует информации на выходе устройства.

На функциональной схеме устройства источник сигнала синхронизации, 12771

5 а также >tåïü синхронизации условно не показаны.

Технико-экономические показатели устройства обеспечиваются введением режима записи-чтения в параллельной

5 форме, всего пакета информации, что уменьшает период обращения, непосредственное. сравнение вводимого контрольного байта и накопленного резуль тата суммирования введенного пакета, 1р минимизирует аппаратные средства, сокращает время обработки информации, формирование контрольного байта в процессе передачи пакета в канал позволяет отказываться от промежуточного накопителя контрольной суммы, полная транспарентность полезной информации пакета позволяет существенно упростить алгоритм обработки.

Формула изобретения

1. Устройство для приемопередачи информации с контролем ошибок, содержащее блок вычисления контрольной 25 суммы, блок формирования сигнала ошибок и селектор, о т л и ч а ю щ е ес я тем, что, с целью упрощения,, повышения быстродействия и информационной гибкости устройства путем обеспечения параллельной и последовательной записи и считывания информации и последовательной обработки информации с контролем ошибок, в него введены регистры сдвига, блок поразрядного сравнения, командный блок, первый и второй блоки поразрядного суммирования, информационный вход устройства соединен с информационным входом последнего регистра, входом первого блока поразрядного суммирования и первыми входами блока вычисления контрольной суммы и блока поразрядного сравнения, выход последнего разряда каждого регистра соединен с информаци66 онным последовательным входом предыдущего регистра, выход последнего разряда первого регистра соединен с первым входом селектора, входом второго блока поразрядного суммирования и вторым входом блока вычисления контрольной суммы, выход которого соединен с вторыми входами селектора и блока поразрядного сравнения, выход которого соединен с первым входом блока формирования сигнала ошибок, второй вход которого соединен с выходом первого блока поразрядного суммирования, выход второго блока поразрядного суммирования соединен с третьим входом селектора, выход кото. рого соединен с выходом устройства, управляющий вход командного блока соединен с управляющим входом устройства, а выходы — с соответствующими управляющими входами регистров сдвига, селектора, первого и второго блоков поразрядного суммирования, блока вычисления контрольной суммы, блока поразрядного сравнения и блока формирования сигнала ошибки.

2. Устройство по и.1 о т л и ч аю щ е е с я тем, что блок вычисления контрольной суммы выполнен в виде триггеров, регистра сдвига и мультиплексора, первый и второй входы которого соединены соответственно с первым и вторым входами блока вычисления контрольной суммы, выход мультиплексора соединен с информационными входами триггеров, выходы которых соединены с соответствующими информационными параллельными входами регистра сдвига, выход последнего разряда которого является выходом блока вычисления контрольной суммы, управляющие входы мультиппексора, триггеров и регистра сдвига и установочные входы триггеров являются входами блока вычисления контрольной суммы.

1277166

ll и

Яу

Риг. 2

Составитель В.Бутин

Техред М.Ходанич

Корректор И.Максимишинец

Редактор А.Гулько

Закаэ 6670/45 Тираж 515 Подписное

BHHHIIH Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб. ° д. 4/5

Проиэводственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4