Многофункциональный логический элемент

Многофункциональный логический элемент

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники. Может быть использовано при построении комбинаторных логических узлов цифровой аппаратуры. Цель изобретения - расширение функциональных возможностей путем формирования параллельно.пяти логических функций от двух переменных . Для достижения поставленной цели в устройство введены инверторы 8, 9, 11. Кроме того, устройство содержит транзисторы 3, 10 и инверторы 2, 5, 12. 1 ил. ч1 со Ч СО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК д0 4 Н 03 K 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

1.7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3922092/24-21 (22)-03.07.85 (46) 15 12.86. Бкл. № 46 (72) А.Е.Заболотный, В,А.Максимов, Я.Я.Петричкович, С.И.Назаров и В.Н.Филатов (53) 621 ° 374(088.8) (56) Авторское свидетельство СССР

¹ 1072264, кл. H 03 К 19/094, 1982.

Патент США ¹ 4006365, кл. Н 03 К 19/08, 1977. (54) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ

ЭЛЕМЕНТ

„„SU 1277379 A 1 (57) Изобретение относится к области вычислительной техники. Может быть использовано при построении комбинаторных логических узлов цифровой аппаратуры. Цель изобретения — расширение функциональных возможностей путем формирования параллельно. пяти . логических функций от двух переменных. Для достижения поставленной цели в устройство введены инверторы

8, 9, 11. Кроме того, устройство содержит транзисторы 3, 10 и инверторы 2, 5, 12, 1 ил.

1277379 зистора четвертого инвертора 9, выход пятого инвертора 11 соединен с истоком р-транзистора четвертого инвертора 9, выход которого соединен с выходом первого инвертора 2 и истоками п-транзистора и р-транзистора соответственно третьего и второго инвертаров 8 и 5, выход второго инвертора 5 соединен с входом шестого инвертора 12, стоком п-транзистора 3 и истоком и-транзистора пятого инвертора 11, исток и-транзистора 3 и исток Il-òðàíçèñòoðà шестого инвертора 12 соединены с общей шиной 6, истоки р-транзисторов третьего н пятого инверторов 8 и 11 соединены с шиной 7 питания, выходы шестого инвертора 12, пятого инвертора 11, третьего инвертора 8, второго инвертора 5 и первого инвертора 2 являются соответственно выходами с 13 по

17 соответственно.

В таблице отражено состояние всех внутренних и внешних узлов схемы на всех возможных наборах входных переменных, а также состояние транзисторов 3 и 10 ("+" — открыт, закрыт) .

Лог. состояние на выходах

Входы

Х2 Yi У2

У3 У4 У5

Х1 п-типа р-типа

4 13 14

15 16

10

О 1 1 1

0 1 О

О 1 О

0 1 О 0

0 О

О 1

1 О

Таким образом на произвольном входном наборе данных схема одновременно вырабатывает пять логических функций.

Y1 = Х1 Х2 + Х1 Х2

У2 =Х1 Х2+Х1 Х2

У2 = — X1Q+X2

Y1 =- X1 X2;

= Х1/Х2, = — Х11 Х2;

Формула изобретения

Х1 Х2

Х1+ Х2

Х1 Х2

У3

У4

У5

Х1+Х2

Х1.

Многофункциональный логический элемент, содержащий первую входную

Изобретение относится к импульсной технике и может быть использовано при построении комбинаторных логических узлов цифровой аппаратуры.

Цель изобретения — расширение

5 функциональных воэможностей путем формирования параллельно пяти логических функций от двух переменных.

На чертеже представлена электрическая принципиальная схема много- 10 функционального логического элемента.

Устройство содержит первую входную шину l, соединенную с входам первого инвертора 2 и затвором ив транзистора 3, вторую входную шину 15

4, соединенную с входом второго инвертора 5, исток п-транзистора которого соединен с общей шиной б, шину 7 питания, вторая входная шина

4 соединена с входом третьего н четвертого инверторов 8 и 9, первая входная шина 1 соединена с затвором р-транзистора 10, исток которого соединен с шиной 7 питания, а сток — с выходом третьего инвертора 8, входом 25 пятого инвертора 11 и истоком р-транзистора шестого инвертора 12, выход которого соединен с истоком и-транИз таблицы следует, чта схема работает в соответствии с уравнениями:

Состояние транзисторов

1277379

Составитель А.Кабанов

Техред И.Попович Корректор СамбоРская

Редактор M.Ïåòðoâà

Заказ 6759/56

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-попиграфическое предприятие, r. Ужгород, ул. Проектная, 4 шину, соединенную с входом первого инвертора и затвором п-транзистора, вторую входную шину, соединенную с входом второго инвертора, исток итранзистора которого соединен с общей шиной, шину питания, о т л и ч а ю шийся тем, что, с целью расширения функциональных возможностей, вторая входная шина соединена с входом третьего и четвертого инверторов, первая входная шина соединена с затвором р-транзистора, а сток — с выходом третьего инвертора, входом пятого инвертора и истоком р-транзистора шестого инвертора, выход которого соединен с истоком и-транзистора четвертого инвертора, выход пятого инвертора соединен с истоком р-транзистора четвертого инвертора, выход которого соединен с выходом первого инвертора и истоками и-транзистора и р-транзистора соответственно третьего и второго инверторов, выход второго инвертора соединен с входом шестого инвертора, стоком и-транзистора и истоком итранзистора пятого инвертора, исток п-транзистора шестого инвертора соединен с общей шиной, истоки р-транзистора третьего пятого инверторов соединены с шиной питания, истоки р-транзистора и п-транзистора

15 соединены соответственно с шиной питания и общей шиной или соединены вместе и с выходом первого инвертора.