1277781 - Многоканальный преобразователь интервалов времени в цифровой код

Многоканальный преобразователь интервалов времени в цифровой код

Реферат

2. Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что запоминающее устройство содержит N одноразрядных блоков памяти, управляющие входы "Запись-считывание" которых объединены и подключены к управляющему входу запоминающего устройства, адресные входы одноименных разрядов кода адреса отдельных блоков памяти соединены между собой и подключены к соответствующим адресным входам запоминающего устройства, а входы записи единицы всех блоков памяти соединены с информационными входами запоминающего устройства, а выходы каждого из блоков памяти подключены к соответствующим информационным выходам запоминающего устройства.

3. Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что регистр содержит N RS-триггеров, R-входы которых объединены и подключены к входу обнуления, S-входы соединены с информационными входами, а прямые выходы подключены к информационным выходам регистра. Изобретение относится к импульсной технике и может быть использовано в многоканальных преобразователях с большим числом фиксируемых временных интервалов. Цель изобретения расширение функциональных возможностей за счет увеличения числа преобразуемых временных интервалов при неизменной емкости запоминающего устройства. Техническая сущность изобретения заключается в том, что в преобразователе в запоминающее устройство записывается единица в тот адрес, номер которого пропорционален длительности фиксируемого временного интервала относительно момента "Пуск", код которого формируется счетчиком номера адреса. Количество адресов и соответственно емкость запоминающего устройства отдельного канала определяются емкостью счетчика адресов, которая выбирается, исходя из длительности максимального фиксируемого временного интервала и периода следования импульсов генератора эталонной частоты m T/T_o, где m емкость счетчика, Т максимальный фиксируемый временной интервал, Т_o период следования импульсов эталонной частоты. При этом число разрядов счетчика n log₂m. При считывании код, соответствующий длительности зафиксированного временного интервала, формируется общим для всех каналов счетчиком кода временного интервала, который поступает на выход счетчика в момент считывания единицы с одного из одноразрядных блоков памяти соответствующего канала преобразователя. Максимальная емкость V запоминающего устройства преобразователя определяет максимальное число фиксируемых временных интервалов во всех N каналах. V mN 2ⁿN. На чертеже представлена функциональная схема преобразователя. Преобразователь содержит генератор 1 тактовых импульсов, элемент И 2, элемент ИЛИ 3, первый счетчик 4 номера адреса, пусковой RS-триггер 5, запоминающее устройство 6, содержащее N одноразрядных блоков памяти (6₁ 6_N) по числу каналов преобразования, регистр 7, состоящий из N RS-триггеров (7₁ -7_N), второй счетчик 8 номера канала, мультиплексор 9, третий счетчик 10 кода фиксируемого интервала, шину 11 "Пуск", шину 12 "Считывание", шину 13 "Конец считывания", шины 14 "Номер канала", шину 15 "Строб", шины 16 "Выходная информация" и шины 17₁ - 17_N "Входная информация". В преобразователе выход генератора 1 тактовых импульсов соединен с первым входом элемента И 2, выход которого подключен к первому входу элемента ИЛИ 3, выход которого соединен со счетным входом счетчика 4 номера адреса, выход переполнения которого подключен к R-входу пускового триггера 5 и счетному входу счетчика 8 номера канала, а S-вход триггера 5 соединен с шиной "Пуск" 11, а прямой и инверсный выходы триггера подключены соответственно ко второму входу элемента И 2 и первому входу управления запоминающего устройства 6, адресные с 1 по n входы которого соединены с информационными выходами счетчика 4 номера адреса, а информационные входы с 1 по N подключены к информационным выходам регистра 7, вход обнуления которого соединен с первым входом элемента ИЛИ 3, второй вход которого подключен к шине "Считывание" и счетному входу счетчика 10 кода фиксируемого интервала, выходы разрядов которого соединены с шинами выходной информации 16, а стробирующий вход соединен с выходной шиной 15 "Строб" и выходом мультиплексора 9, управляющие входы которого подключены к выходным шинам номера канала 14 преобразователя и информационным выходам счетчика 8 номера канала, выход переполнения которого соединен с шиной 13 "Конец считывания", а информационные входы с 1 по N мультиплексора подключены к информационным выходам с 1 по N запоминающего устройства 6, причем информационные входы регистра 7 соединены с входными информационными шинами 17₁ 17_N преобразователя. Запоминающее устройство 6 содержит N одноразрядных блоков памяти 6₁ 6_N, управляющие входы "Запись-считывание" которых объединены и подключены к управляющему входу запоминающего устройства, адресные входы (А_o, A₁, A_n) одноименных разрядов кода адреса отдельных блоков памяти соединены между собой и подключены к соответствующим с 1 по n адресным входам запоминающего устройства, входы записи единицы всех блоков памяти 6₁ 6_N соединены с информационными входами 1-N запоминающего устройства, а выходы каждого блока памяти 6₁ 6_N подключены к информационным выходам 1-N запоминающего устройства. Входной регистр 7 содержит 7₁ 7_N RS-триггеров, R-входы которых объединены и соединены с входом обнуления регистра, S-входы подключены к информационным входам 1-N регистра, а прямые выходы триггеров подключены к информационным выходам 1-N регистра. Преобразователь работает следующим образом. В исходном состоянии все счетчики и регистр обнулены, триггер находится в нулевом состоянии, блоки памяти запоминающего устройства по шинам "Запись-считывание" установлены в состояние "Считывание". При поступлении по шине 11 "Пуск" запускающего импульса, общего для всех каналов, пусковой триггер 5 переключается в единичное состояние, при котором блоки памяти 6₁ 6_N запоминающего устройства 6 по управляющему входу переключаются в состояние "Запись" и отпирается по второму входу элемента И 2. Импульсы с выхода генератора 1 через отпертый элемент И 2 и элемент ИЛИ 3 поступают на счетный вход счетчика 4 номера адреса, код выходных разрядов которого изменяет код номера адреса всех 6₁ 6_N блоков памяти, в который может быть записана единица в случае поступления импульса на вход соответствующего канала. При поступлении информационного сигнала со входа, например, К-го канала на вход регистра 7 соответствующий триггер 7_к переключается в единичное состояние и на его прямом выходе формируется уровень логической единицы на время от момента прихода информационного сигнала до первого, после поступления этого сигнала, счетного импульса с выхода элемента И 2, который устанавливает триггеры регистра в нулевое состояние. Уровень логической единицы с К-го информационного выхода регистра 7 через К-й информационный вход запоминающего устройства 6 поступает на вход "Запись 1" соответствующего блока памяти 6_к. В блоке памяти 6_к единица записывается в тот адрес, код которого в данный момент времени соответствует номеру счетного импульса, поступившего на счетный вход счетчика 4 номера адреса, т.е. при стабильной частоте импульсов генератора 1 код адреса однозначно соответствует длительности фиксируемых интервалов времени в последовательности, поступающей на информационные входы преобразователя. Таким образом, в процессе преобразования в блоки памяти 6 каждого канала записывается единица в моменты времени, соответствующие поступлению на вход преобразователя импульса фиксируемого интервала времени, который исчисляется от момента прихода пускового сигнала на шину "Пуск" до момента поступления информационного сигнала на S-вход соответствующего триггера 7_к. После переполнения счетчика 4 номера адреса процесс измерения заканчивается, сигнал на входе Р переполнения счетчика 4 переключает триггер RS-5 в исходное состояние, при котором запирается элемент И 2, прекращая поступление импульсов с выхода генератора 1 на счетный вход счетчика 4, блоки памяти запоминающего устройства 6 по управляющему входу переключаются в режим считывания, а преобразователь переводится в режим вывода информации. Счетчик номера канала устанавливается в состояние, при котором кодом с его информационных выходов, поступающим на управляющие входы мультиплексора 9, выход последнего подключается к выходу первого блока памяти 6₁ запоминающего устройства 6. Импульсы считывания подаются по шине "Считывание" 12 от внешнего управляющего устройства в темпе, определяемом скоростью приема информации внешним приемным устройством. В темпе поступления импульсов считывания счетчик 4 формирует последовательность кодов адресов блока памяти соответствующего канала, а счетчик 10 кода фиксируемого интервала считает количество поступивших на его вход импульсов считывания. Информация на выходе счетчика 10 формируется в виде двоичного кода, соответствующего длительности зафиксированного временного интервала, в момент считывания единицы из ячейки памяти соответствующего устройства. Считанная единица поступает на выход мультиплексора 9, стробирует счетчик 10, в результате чего на выход счетчика поступает двоичный код, соответствующий зафиксированному в процессе записи моменту времени поступления входного информационного импульса. Одновременно на шине "Строб" синхронно с выходной информацией формируется стробирующий импульс. Таким образом, на выходе преобразователя последовательно будут появляться коды, соответствующие записанным интервалам времени в первом канале, до переполнения счетчика 4. При переполнении счетчика 4 по импульсу с его Р выхода изменяется выходной код счетчика 8, в результате чего к выходу мультиплексора 9 подключает блок памяти 6₂ запоминающего устройства 6, с которого далее будет осуществляться считывание информации. Выбором одинаковой емкости счетчиков 4 и 10 исключается необходимость обнуления счетчика 10 при переполнении счетчика 4 в момент переключения каналов считывания. Одновременно со считыванием на шинах 14 "Номер канала" формируется код номера считываемого канала преобразователя. Процесс считывания продолжается до переполнения счетчика 8, что соответствует моменту окончания вывода информации из блока памяти 6_N запоминающего устройства. Емкость счетчика 8 выбирается равной числу каналов преобразователя. Пpи переполнении счетчика 8 на его выходе Р формируется импульс переполнения, который поступает на выходную шину 13 "Конец считывания", в результате чего на входную шину 12 "Считывание" прекращается поступление импульсов считывания. На этом цикл работы преобразователя заканчивается.

Формула изобретения

1. Многоканальный преобразователь интервалов времени в цифровой код, содержащий запоминающее устройство, первый счетчик импульсов, выход переполнения которого подключен к счетному входу второго счетчика, входной регистр, информационные входы которого соединены с информационными входами преобразователя, и шину считывания, отличающийся тем, что, с целью расширения функциональных возможностей за счет увеличения числа преобразуемых временных интервалов при неизменной емкости запоминающего устройства, в него дополнительно введены генератор тактовых импульсов, элемент И, элемент ИЛИ, триггер, мультиплексор и третий счетчик импульсов, причем выход генератора тактовых импульсов соединен с первым входом элемента И, выход которого подключен к входу обнуления регистра и к первому входу элемента ИЛИ, выход которого соединен со счетным входом первого счетчика, выход переполнения которого подключен к R-входу триггера, S-вход которого соединен с шиной "Пуск" преобразователя, а прямой и инверсный выходы подключены соответственно к второму входу элемента И и управляющему входу запоминающего устройства, адресные входы которого с 1 по n соединены соответственно с 1 по n информационными выходами первого счетчика, а информационные входы подключены к информационным выходам регистра, второй вход элемента ИЛИ подключен к шине "Считывание"' преобразователя и счетному входу третьего счетчика, выходы разрядов которого являются выходными информационными шинами преобразователя, а стробирующий вход соединен с выходной шиной " Строб" и выходом мультиплексора, управляющие входы которого подключены к выходным шинам "Номера канала" преобразователя и информационным выходам второго счетчика, выход переполнения которого соединен с выходной шиной "Конец считывания", информационные входы мультиплексора с 1 по N подключены соответственно к 1 по N информационным выходам запоминающего устройства. 2. Преобразователь по п. 1, отличающийся тем, что запоминающее устройство содержит N одноразрядных блоков памяти, управляющие входы "Запись-считывание" которых объединены и подключены к управляющему входу запоминающего устройства, адресные входы одноименных разрядов кода адреса отдельных блоков памяти соединены между собой и подключены к соответствующим адресным входам запоминающего устройства, a входы записи единицы всех блоков памяти соединены с информационными входами запоминающего устройства, а выходы каждого из блоков памяти подключены к соответствующим информационным выходам запоминающего устройства. 3. Преобразователь по п. 1, отличающийся тем, что регистр содержит N RS-триггеров, R-входы которых объединены и подключены к входу обнуления, S-входы соединены с информационными входами, а прямые выходы подключены к информационным выходам регистра.

РИСУНКИ

Рисунок 1

MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Номер и год публикации бюллетеня: 36-2000

Извещение опубликовано: 27.12.2000

Многоканальный преобразователь интервалов времени в цифровой код

Патент 1277781