Устройство для контроля цифровых блоков

Устройство для контроля цифровых блоков

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в вычислительной технике и ч найти применение при разработке устройств автономного и встроенного контроля цифровых устройств. Цель изобретения состоит в повьгаении достоверности контроля. Устройство содержит регистр сдвига, комбинационный сумматор, регистр результата, генератор тактовых импульсов, элемент И, триггер, счетчик тактов, блок сумматоров по модулю два, -счетчик адреса, блок памяти, блок сравнения, счетчик числа циклов, два элемента задержки , два элемента ИЛИ. 2 ил. (Я С N9 00 оо СП

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 G 06 Р 11 26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ.« »

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ (21) 3908979/24-24 (22) 11.06.85 (46) 23.12.86. Бюл.В 47 (71) Казанский ордена Красного Знамени и ордена Дружбы народов авиационный институт им.А.Н.Туполева (72) P.Ì.Ìàíñóðîâ, Е.Л.Столов и Г.М.Левченко (53) 681.3(088.8) (56) Авторское свидетельство СССР

У 91 1533, кл . G 06 F 11 /26, 1980 .

Авторское свидетельство СССР

У 1196876, 24.12.84. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОBLIX БЛОКОВ (57) Изобретение может быть использовано в вычислительной технике и найти применение при разработке устройств автономного и встроенного контроля цифровых устройств. Цель изобретения состоит в повышении достоверности контроля. Устройство содер жит регистр сдвига, комбинационный сумматор, регистр результата, генератор тактовых импульсов, элемент И, триггер, счетчик тактов, блок сумматоров по модулю два, счетчик адреса, блок памяти, блок сравнения, счетчик числа циклов, два элемента задержки, два элемента ИЛИ. 2 ил.

1278854

2 ролируемого блока 3 и его исправностью или неисправностью. В процессе работы автономный генератор ввиду ф- детерминизма структуры входит в цикл

) т.е. на выходах регистра 2 сдвига генерируется последовательность двоичных чисел у(1), у(2),..., у(р), я у(р+1),...,у(р+Т),, у(р+1),..., содержащая непериодическую часть у(1), у(2),...,у(р) и периодическую часть у(р+1),..., У(р+Т) . При исправном контролируемом блоке 3, начальное состояние которого может быть любым, автономный генератор входит в цикл, в, !5 принадлежащий некоторому множеству циклов. Попадание в циклы, не принадлежащие указанному множеству, говорит о неисправности объекта контроля. Задача устройства заключается в определении циклов, в которые попадает автономный генератор. В общем случае конкретный цикл характеризуется суммой своих двоичных чисел.

Изобретение относится к вычислительной технике и может найти приме нение при разработке устройств автономного и встроенного контроля ци ровых устройств.

Цель изобретения — повышение дос товерности контроля.

На фиг.! приведена функциональна схема устройства; на фиг.2 — времен ная диаграмма работы устройства.

Устройство содержит блок 1 сумма торов по модулю два, регистр 2 сдви га, контролируемый блок 3, комбинационный сумматор 4, регистр 5 резул тата, генератор 6 тактовых импульсо элемент И 7, счетчик 8 тактов, счет чик 9 адреса, блок 10 памяти, блок

11 сравнения, счетчик 12 числа циклов, выход 13 сигнала исправности, первый 14 и второй 15 элементы задержки, триггер 16, первый 17 и вто рой 18 элементы ИЛИ, вход 19 пуска, выход 20 сигнала неисправности.

Блок сумматоров по модулю два содержит и сумматоров по модулю два.

Первые входы, вторые входы и выходы всех и сумматоров по модулю два образуют первую группу входов, вторую группу входов и группу выходов блока

1 сумматоров по модулю два соответст30 венно. Выходы и сумматоров по модулю два подключены к входам соответствующих разрядов и-разрядного регистра

2 сдвига. Первые входы и сумматоров по модулю два подключены к выходам и разрядов регистра 2 сдвига, причем первый вход i-го сумматора соединен с выходом (i-1) — ro разряда регистра 2 сдвига, где !.=2-и, а первый вход первого сумматора соединен с выходом п-го разряда регистра 2 сдвига. Вторые входы и сумматоров по моду-no pea соединены с одноименными выходами контролируемого блока. Регистр 2 сдвига, блок 1 сумматоров по модулю два и контролируемый блок 3 вместе с указанными связями представляют собой автономный генератор, работающий под действием тактовых импульсов. 50

Двоичные числа, порождаемые этим автономным генератором, с группы выходов регистра 2 сдвига поступают на группу входов контролируемого блока

3. Вид последовательности двоичных чисел автономного генератора определяется начальным состоянием регистра

2 сдвига, начальным состоянием контКомбинационный сумматор 4 совместно с регистром 5 результата служит для накопления суммы чисел x(t) последовательности, где t — количество суммирующих чисел.

Счетчик 8 тактов служит для задания количества t суммирующих чисел последовательности. Емкость счетчика 8 тактов выбирается такой, чтобы самый длинный цикл автономного генератора проходил достаточно большое количество раз. В этом случае величина Px(t)j, равная значению К старк ших разрядов x(t) ., будет одной и той же для конкретного цикла независимо от начального состояния контролируемого блока. Сумма чисел непериодической части, зависящая от начального состояния контролкруемого блока, и сумма чисел неполного цикла в конце последовательности сказываются лишь на значениях младших разрядов х(), которые на учитываются. Назовем величину (x(,t)) параметром цикла. к

Блок 10 памяти служит для хранения параметров циклов, соответствующих исправному контролируемому блоку.

Параметры циклов должны быть известны заранее и занесены в блок 10 памяти, начиная с нулевой ячейки.

Счетчик 9 адреса служит для хранения адреса считываемой ячейки блока

10 памяти.

Блок 11 сравнения служит для сравнения полученных в процессе контроля

1278854,величин (x(t)) с параметрами циклов, К записанных в ячейках блока 10 памяти.

Счетчик 12 числа циклов задает общее чисЛо циклов контроля.

Устройство работает следующим образом.

Сигнал на входе 19 пуска устаназливает начальное значение в счетчике

12 числа циклов и, проходя через элемент ИЛИ 17, устанавливает начальные f0 состояния регистра 2 сдвига и счетчика 8 тактов, сбрасывает в нулевые состояния регистр 5, счетчик 9 адреса и триггер 16. Этот же сигнал, задержанный элементом 14 задержки на время приведения устройства в исходное состояние, устанавливает триггер 16 в единичное состояние. Сигнал с прямого выхода триггера 16 открывает элемент И 7, и импульсы с выхо- 20 да тактового генератора 6 поступают . через элемент И 7 на входы синхронизации регистра 2 сдвига, контролируемого блока 3, регистра 5 и счетчика 8 тактов. Тактовые импульсы иницииру- 25 ют работу автономного генератора, состоящего из регистра 2 сдвига, контролируемого блока 3 и блока 1 сумматоров по модулю два.

С выхода регистра 2 сдвига кодовые комбинации поступают на входы контролируемого блока, на вход блока

1 сумматоров по модулю два и на вход комбинационного сумматора 4. Реакция контролируемого блока 3 на входное 35 воздействие поступает с выхода кон— тролируемого блока на вторую группу входов блока 1 сумматоров по модулю два. Выходные сигналы блока 1 сумматоров по модулю два участвуют в фор- 40 мировании нового значения разрядов регистра 2 сдвига.

Комбинационный сумматор 4 совместно с регистром 5 осуществляет накопление суммы двоичных чисел с выхода 45 регистра 2 сдвига. Число тактов раба. ты автономного генератора определяется емкостью счетчика 8 тактов, импульс с выхода переполнения которого устанавливает в нулевое состояние 50 триггер 16, что прерывает поступление тактовых импульсов в блоки устройства. Импульс переполнения счетчика 8 тактов одновременно проходит через элемент ИЛИ 18 и элемент 15 за- 55 держки на вход считывания блоков 10 памяти и на вход сравнения блока 11 сравнения. Это позволяет произвести сравнение чисел, поступающих по первой и второй группам входов блока

11 сравнения. К этому моменту на первой группе входов блока 11 сравнения присутствует число jx(t)), являющееся значением К старших разрядов суммы, накопленной в регистре 5, а на второй группе входов блока 11 сравнения присутствует параметр цикла; содержащийся в нулевой ячейке блока памяти, поскольку счетчик 9 адреса в этот момент имеет нулевое значение, При несовпадении чисел, поступающих по двум группам входов блока 11 сравнения, сигнал с выхода несравнения блока ll сравнения поступает на суммируюшулй вход счетчика 9 адреса и увеличивает его содержимое на единицу. Этот же сигнал, прошедший через. элемент ИЛИ 18 и задержанный элементом 15 задержки на время установления нового адреса, разрешает сравнение числа с содержимым следующей ячейки блока 10 памяти.

Таким образом, блок ll сравнения осуществляет сравнение числа (x(t)} к с параметрами циклов, записанных в последовательных ячейках блока 10 памяти. Если (x(t)) не совпадает к ни с одним из параметров, записанных в ячейках блока 10 памяти, то импульс переполнения счетчика 9 адреса, поступающий на выход 20, свидетельствует о неисправности контролируемого блока. При совпадении полученной величины fx(t)) с содержимым одной из ячеек блока 10 памяти сигнал с выхода совпадения поступает на суммирующий вход счетчика 12 числа циклов проверки и одновременно на второй вход элемента ИЛИ 17, чем обеспечивается повторный запуск устройства на новый цикл проверки. Сигнал совпадения на выходе блока ll сравнения говорит о том, что устройство обнаружило один из циклов, соответствуюших исправному объекту контроля.

Повторный запуск устройства в общем случае происходит при другом неизвестном начальном состоянии контролируемого блока и приводит к обнаружению цикла с другим параметром.

Общее число циклов проверки задается емкостью счетчика 12 числа циклов.

Если в течение каждого цикла проверки фиксируется сигнал совпадения соответствующей величины fx(t)) с содержимым ячеек блока 10 памяти, то сигнал переполнения счетчика 12 чис)278854 ла циклов, поступающий на выход )3, с большой достоверностью говорит об исправности объекта контроля.

Формула изобретения

Устройство для контроля цифровых блоков, содержащее регистр сдвига, комбинационный сумматор, регистр результата, генератор тактовых.импульсов, элемент И, триггер, счетчик тактов, причем группа разрядных выходов регистра сдвига соединена с первой группой информационных входов комбинационного сумматора и является группой информационных выходов устройства для подключения к группе информационных входов контролируемого блока, вторая группа информационных входов комбинационного сумматора соединена с группой выходов младших разрядов регистра результата, выход генератора тактовых импульсов:соединен с первым входом элемента И и синхровходом триггера, первый установочный вход и выход которого соединены соответственно с выходом переполнения счетчика тактов и вторым входом элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены блок сумматоров по модулю два, счетчик адреса, блок памяти, блок сравнения, счетчик числа циклов, два элемента задержки, два элемента ИЛИ, причем первая и вторая группы информационных входов блока сумматоров по модулю два соединены соответственно с группой разрядных выходов регистра сдвига и группой информационных входов устройства для подключения к группе выходов контролируемого блока, установочные входы регистра сдвига и счетчика тактов, входы сброса счетчика адреса. триггера и регистра результата объединены и подключены к выходу первого элемента

ИЛИ, первый вход которого соединен с выходом равенства блока сравнения, выход неравенства которого подключен к счетному входу счетчика адреса и первому входу второго элемента ИЛИ, ®О первый вход которого соединен с выходом переполнения счетчика тактов, cHHxp0Bxopbl счетчика тактов регистра результата, регистра сдвига и выход устройства для подключения к входу синхронизации контролируемого блока объединены и поцключены к выходу элемента И, второй вход первого элемента ИЛИ подключен к входу запуска устройства и установочному входу

2О счетчика числа циклов, выход переполнения которого является выходом исправности устройства, первая и вторая группы информационных входов блока сравнения соединены соответственно с группой выходов старших разрядов регистра результата и группой выходов блока памяти, группа информационных входов которого подключена к группе разрядных выходов счетчика апЗО реса, выход второго элемента ИЛИ через первый элемент задержки. соединен с входом считывания блока памяти и входом разрешения сравнения блока сравнения, выход первого элемента

35 ИЛИ через второй элемент задержки подключен к второму установочному входу триггера, выход переноса счетчика адреса является выходом неисправности устройства, группа выходов

40 сумматоров по модулю два подключена к группе информационных входов регистра сдвига.

1278854

1 ПУСК (ТИ

Составитель И.Сафронова

Редактор Н.Тупица Техред Л.Олейник Корректор М.Демчик

Заказ 6840/48 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород,ул.Проектная,4