Устройство для моделирования узлов коммутации сообщений

Устройство для моделирования узлов коммутации сообщений

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Целью изобретения является расширение функцио .иальных возможностей за счет обеспечения загрузки сообщений в буферный накопитель, анализа признаков, выбора выходных каналов и передачи сообщений соседнему узлу. Устройство содержит блок 1 обработки, включающий счетчики 2-5, реверсивный счетчик 6, узел 7 индикации, генератор 8 прямоугольных импульсов, генератор 9 случайного потока импульсов, генератор 10 случайных чисел, элемент И 11, блок 12 загрузки, коммутатор 13, шифратор 14, блок 15 имитации буферного накопителя, блок 16 коммутации, генераторы 17-19 тактовых импульсов. 3,п.ф-лы, 5 ил. i (Л с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 06 Г 15/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Ч !

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3895528/24-24 (22) 13.05.85 (46) 23. 12. 86. Бюл. У 47 (72) В.С. Любинский и В.П. Синявин (53) 681.325 (088.8) (56) Авторское .свидетельство. СССР

У 1166130, кл. G 06 F 15/20, 1983.

Авторское свидетельство СССР

)В 922756, кл. С 06 F 15/20, 1980. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ

УЗЛОВ КОММУТАЦИИ СООБЩЕНИЙ (57) Изобретение относится к вычислительной технике, Целью изобретения является расширение функциональных возможностей за счет обеспе»

6, узел 7 индикации, генератор 8 прямоугольных импульсов, генератор

9 случайного потока импульсов, генератор 10 случайных чисел, элемент И

11, блок 12 загрузки, коммутатор 13, шифратор 14, блок 15 имитации буферного накопителя, блок 16 коммутации, генераторы 17 — 19 тактовых импульсов. з.п.ф — лы, 5 ил.

1278879 2

Изобретение относится к вычислительной технике и может быть использовано для статического моделирова ния систем массового обслуживания, в частности для моделирования узлов коммутации сообщений в сетях электронных вычислительных машин (ЭВМ).

Целью изобретения является расширение функциональных возможностей за счет обеспечения загрузки-сообщений в буферный накопитель анализа признаков,.выбора выходных каналов и передачи сообщений соседнему узлу, На фиг. 1 приведена блок-схема: устройства; на фиг. .2 — схемы блока загрузки; на фиг. 3 - схемы блока имитации буферного накопителя; на фиг. 4 — схема блока коммутации; на фиг. 5 - схема коммутатора.

Устройство содержит блок 1 обработки, включающий счетчики 2-5 реверсивный счетчик б, узел 7 индикации, генератор 8 прямоугольных импульсов, генератор 9 случайного потока импульсов, генератор 10 случайных чисел, элемент И 11, блок

12 загрузки, коммутатор 13, шифратор 14 блок 15 имитации буферного накопителя, блок 16 коммутации, .генераторы 17-19 тактовых импульсов,,триггеры 20, элементы И 21, элемент

И-НЕ 22, элемент ИЛИ 23, группы

24 и 25 элементов И, вычитающие счетчики 26, регистры 27 адреса, мультиплексоры 28, элемент ИЛИ 29, элементы И 30, дешифраторы 31, груп. пы 32 элементов ИЛИ, группы ЗЗ эле-, ментов запрета, схему 34 сравнения, регистр 35, элементы 36 и 37 задержки, генератор 38 случайных чисел, связи 39-52 и элемент 53 за. держки.

Устройство работает следующим образом.

Случайный процесс поступления сообщений в узел коммутации моделируется с помощью генератора 9, который с заданной интенсивностью генерирует случайный поток импуль— сов, имитирующий поступление сообщений со всех приемных каналов узла коммутации. Сообщения, передавае- мые в узел коммутации, могут быть приняты только при наличии свободных зон в буферном накопителе..

Блок 12 контролирует наличие свободных зон в блоке 15 и при их

Ю

l5

55 наличии элемент И !.1 будет открыт.

При поступлении очередного импульса с генератора 9 на .выходе элемента И 11 появляется импульс, имитирующий поступление сообщения. Импульс поступает на генератор 10 слу" чайных чисел, который вырабатывает двоичное число, пропорциональное длине сообщения. Это число поступает на группы 24 элементов И (фиг. 3) и далее на один из свободных счетчиков 26, которые имитируют отдельные зоны буферного накопителя. Выбор счетчика обеспечивается разрешающим сигналом, который вырабатывается блоком 12 и поступает по. связи 42 на группы 24 и 25 элементов И. Разрешающий сигнал выдается блоком 12 при поступлении каждого очередного импульса с элемента И 11, если в блоке 15 есть хотя бы одна свободная зона.

Наличие свободных зон контролируется с помощью триггеров 20 (фиг.

2). Количество триггеров равно числу эон. Если зона свободная, то соответствующий триггер находится в нулевом состоянии, импульс с выхода 39 через открытый элемент И 21 посту- . пает в блок 15, при этом триггер устанавливается в единичное состояние. Блок 15 по выходу 40 выдает сигнал, вырабатываемый элементом

И-НЕ 22 при наличии хотя бы одной свободной зоны.

Адреса узлов назначения формируются коммутатором 13 и шифратором

14. Случайный поток импульсов, посту пающий на вход 51 коммутатора 13, разделяется. по выходам 52 в соответствии с вероятностями, задаваемыми на входах 50 (фиг. 5) . Количество входов коммутатора 13 равно числу выходных линий, связывающих моделируемый узел с соседними узлами. Если, например, количество выходных линий в узле три и заданные вероятности распределения сообщений по этим ли-. ниям равны Р1=0,2, Р2=0,5, РЗ=О,З, то каждое очередное сообщение адресуется для передачи по первой, второй и третьей линиям с вероятностями соответственно 0 2 0 5 0 3.

Импульс, имитирующий поступление сообщения, появляется на входе 51 коммутатора 13, устанавливает схему

34 сравнения и регистр 35 в исходное состояние и через элемейт 37 за1278879

10 держки поступает на генератор 38, который гарантирует случайное число

Х. Это число записывается в регистр 35.

Импульс, задержанный элементом

36 задержки, поступает в схему 34

;.сравнения, где выполняется сравне ние числа Х с величинами заданных вероятностей Р;(1,2. °,k), где kчисло выходных линий.

Сигнал адресного признака А, для

i-ro выходного канала вырабатывается в соответствии с выражениями

A; (0sX P) для д= 1;

A;=(P, сХср; ) для

Сигнал А поступает на вход шифратора 14, при этом на выходе шифратора появляется двоичное число, являющееся адресом узла назначения.

Этот адрес через открытую группу 25 элементов И записывается в один из регистров 27 (фиг. 3).

Таким образом, обработка каждого очередного импульса с генератора

9, имитирующего поступление сообщения в узел, завершается записью сообщения и его адреса в один из счетчиков 26 и соответствующий регистр 27.

Моделирование процессов передачи сообщений по выходным каналам в соответствии с их адресными признаками на соседние узлы проводится следующим образом.

Двоичный код адреса А; i-ro выходного канала (i 1, k, k — число выходных каналов к соседним узлам) с j-ro регистра 27 (фиг.3) поступает на j-й дешифратор 31 (j l, п, и — число эон буферного накопителя) блока 16 (фиг.4),j-й мультиплексор блока 16 обеспечивает дешифрацию адресного признака А;, выбор и включение генераторов 17-19 тактовых импульсов, а также подключение генератора к j-ому счетчику 26 (фиг.Э).

Включение генераторов тактовых импульсов осуществляется сигналами, поступающими на выходы 47 с выходов групп 32 входных элементов ИЛИ.

Импульсы с генераторов !7-19 поступают на мультиплексоры 28. Число мультиплексоров 28 равно числу зон буферного накопителя, каждый мультиплексор содержит элементы И 30, число которых определяется количеством выходных каналов связи, а также эле15

50 мент ИЛИ 2. Количество генераторов тактовых импульсов равно числу выходных каналов связи, а тактовая частота этих генераторов характеризует быстродействие соответствуюаих каналов.

Так как к одному и тому же i-му выходному каналу могут быть адресованы .до и сообщений, находящихся в зонах буферного накопителя, то блок мультиплексоров обеспечивает обслуживание сообщения, находящегося в j-й зоне . (вычитающем,счетчике 26 фиг. 3), только после передачи сообщения иэ (j-l.)-й зоны.

Такой последовательный алгоритм обслуживания обеспечивается группами

33 элементов запрета (фиг. 4). Элемент запрета узла (j-!)-й группы разрешает поступление тактовых импульсов с j-го генератора тактовых импульсов на j-й мультплексор 28 и

j-ю группу 33 элементов запрета только при отсутствии сигнала на j-м выходе (j †!)-ro дешифратора 31.

Такой сигнал после обслуживания сообщения, находящегося в (j-1)-й зоне, снимается импульсом с выхода (j-1)-ro счетчика 26 (фиг. 3) при завершении передачи сообщения и его установке на ноль. Сигнал с выхода (j-1)-го счетчика 26 поступает на установочный вход (j-1)-го регистра

27, при этом регистр очищается, код адреса снимается с (j-1-) -го дешифратора.

Таким образом, если все и эон буферного накопителя заняты сообщениями, адресованными одному и тому же соседнему узлу, то обслуживаются они последовательно в порядке поступления. Всли же сообщения адресованы равным соседним узлам, то одновременно обслуживается k сообщений, где k — число выходных каналов связи.

В блоке 1 накапливаются данные о модулирующих процессах, протекающих в узлах коммутации сообщений.

Счетчики 2 и 3 подсчитывают соответственно суммарное количество сообщений, которые предлагаются соседними узлами для коммутации и принятых моделируемым узлом для коммута; ции, Реверсивный счетчик 6 содержит текущее количество сообщений 1:, обслуживаемых системой в наблюдаемый мо1278879 мент времени. Генератор 8 вырабатывает импульсы с частотой следования где f — базовая частота, определяющая точность измерения временных интервалов обслуживания сообщений, f — текущее число сообщений в системе. Счетчик 4 подсчитывает суммарное время, затраченное на обслуживание сообщений. Узел 7 индикации служит для визуального наблюдения эа динамикой изменения очереди, Счетчик 5 подсчитывает общее число сообщений, обслуженных узлом коммутации.

В результате моделирования оцениваются следующие критерии качества функционирования узла коммутации сообщений: среднее время обслуживания сообщения узлом, т.е. время от поступления сообщения в узел до завершения передачи соседнему узлу; вероятность. того, что сообщение получит отказ в приеме узлом коммутации;пропускная способность узла коммутации; средняя длина очереди сообщений.

В

Устройство позволяет оценить зависимость характеристик качества функционирования узлов коммутации от таких параметров, как интенсивность и законы распределения входных потоков сообщений; законы распределения времени передачи сообщений по каналам связи; емкость буферного накопителя; количество выходных каналов; быстродействие выходных каналов; распределение вероятностей адресных признаков.

Ф о р м у л а и s о б р е т е н и я

Устройство для моделирования узлов коммутации сообщений, содержащее генератор случайного потока ймпульсов, элемент И, четыре счетчика, реверсивный счетчик, генератор прямоугольных импульсов, узел индикации, генератор случайных чисел, блок загрузки, включающий первую и вторую группы элементов И, группу триггеров, элемент И-НЕ, выход которого соединен с первым входом элемента И, инверсные входы триггеров группы являются группой информационных входов блока загрузки, выходы элементов

И первой группы являются группой разрешающих выходов блока загрузки, первый выход j-ro элемента И первой

45 и вторая группы информационных вхо50

5

f0

f5

40 группы соединен с инверсным выходом

j-го (j=-Г, и) триггера, прямой выход которого соединен с первым входом j-го элемента И второй группы, с j-м,входом элемента И-НЕ, второй вход ()+1)-го элемента И первой группы соединен с вторым входом (1+!)-ro элемента И второй группы и с выходом j-ro элемента И второй группы, прямой вход j-го триггера подключен к выходу j -го элемента И первой группы, второй вход элемента

И соединен с выходом генератора случайного потока импульсов и со счетным входом первого счетчика, выход элемента И соединен с разрешающим входом блока загрузки, с входом пуска генератора случайных чисел, со счетным входом второго счетчика и с суммирующим входом реверсивного счетчика, выходы разрядов которого соединены соответственно с входами узла индикации и генератора прямоугольных импульсов, выход которого соединен со счетным входом третьего счетчика, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет обеспечения загрузки сообщений в буферный накопитель, анализа признаков выбора выходных каналов и передачи сообщений соседнему узлу, в блок загруэки введен элемент задержки, а в устройство — генераторы тактовых импульсов, блок мультиплексоров, блок имитации буферного накопителя, шифратор и коммутатор, информационные входы которого являются информационными входами устройства, управляющий вход коммутатора соединен с выходом элемента И, выходы коммутатора через шифратор соединены с группой адресных входов блока имитации буферного накопителя, первая дов которого соединены соответственно с группой выходов генератора случайных частот и с группой информационных выходов блока мультиплексоров, группа разрешающих входов блока имитации буферного накопителя соединена с группой разрешающих выходов блока загрузки, группа информационных входов которого соединена с группой информационных выходов блока имитации буферного накопителя, группа адресных выходов которого соединена с группой информационных входов

7 12 блока. мультиплексоров, выходы запускающих сигналов которого соединены соответственно. с входами пуска генераторов тактовых импульсов, выходы которых соединены соответственно с синхронизирующими входами блока мультиплексоров, выход признака блока имитаций буферного накопителя соединен с. вычитающим входом реверсивного счетчика и со счетным входом четвертого счетчика, разрешающий вход блока загрузки через элемент задержки соединен с вторыми входами первых элементов И первой и второй ,групп блока загрузки.

2, Устройство по .п.1, о т л ич а ю щ е е с я тем, что блок имитации буферного накопителя содержит элемент ИЛИ, и информационных и адресных групп элементов И, и вычитающих счетчиков, и регистров адреса, установочный вход j-го регистра адреса (j l,ï))и j-й вход элемента ИЛИ соединены с выходом 1-го вычитающего счетчика, выход элемента ИЛИ является выходом признака блока имитации буферного накопителя, выходы

78879 8 вычитающих счетчиков являются Груп пой информационных выходов блока имитации буферного накопителя, выходы регистров адреса являются группой адресных выходов блока имитации буферного накопителя, информационные входы регистров адреса соедииены соответственно с выходами элементов И адресных групп, первые

f0 входы которых соединены соответственно с группой адресных входов блока имитации буферного накопителя, первая группа информационных входов которого соединена с первыми

f5 входами элементов И информационных групп, выходы элементов И j-й информационной группы соединены с информационным входом j-го вычитающего счетчика, счетный вход каждого счет20 чика соединен с соответствующим входом второй группы информационных входов блока имитации буферного накопителя, j-й вход группы разрешающих входов блокаимитации буферного накопи25 теля соединен с вторыми входами элементов И j-x адресных и информационных групп.

1278879

<7 Фае4

Составитель В.Икртычан

Техред И.Верес Корректор Г.Решетник

Редактор В. Иванова

Заказ 6841/49 Тираж 671

ВВИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раупская наб., д. 4/5

Подписное

Производ твенно-полиграфическое предприятие, r.Óæãîðoä, ул.Проектная, 4