Устройство для обработки информации
Иллюстрации
Показать всеРеферат
Изобретение относится к приборостроению и позволяяет повысить точность и быстродействие обработки информации. Синхронизация работы регистра 10, блока 11 вычитания , сумматора 9 и блока 6 выбора информации производится импульсами тактовой частоты с выхода преобразователя 5 последовательного кода в параллельный. На блоке 11 вычитания производится определение разности кодов, которая поступает на компаратор 12 и сравнивается с заданным , известным, изменением параметра. При отсутствии сбоя в канале записи-воспроизведения на выходе компаратора 12 действует логическая единица, открывающая верхнюю группу ключей блока 13 ключевых элементов, и коды параметра с регистратора 10 через сумматор 9 поступают в блок 6 выбора информации, формирующий управляющий сигнал. 2 ил. (Л к | 00 со О5 4 .7
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (gg 4 G 11 В 20/10
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ
Р1Г,:11(0Н.i;.
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3921540/24-! 0 (22) 03.07.85 (46) 23.12.86. Бюл. № 47 (72) В. Д. Демидов, В. Ф. Серов, В. Д. Маршев и Э. Г. Левтеев (53) 534.852 (088.8) (56) Авторское свидетельство СССР № 736163, кл. G 11 В 5/03, 1978.
Авторское свидетельство СССР № 1107159, кл. G 11 В 5/02 1983. (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ
ИНФОРМАЦИИ (57) Изобретение относится к приборостроению и позволяяет повысить точность и быстродействие обработки информации. Синхронизация работы регистра 10, блока 11 вы„„SU„„1278964 читания, сумматора 9 и блока 6 выбора информации производится импульсами тактовой частоты с выхода преобразователя 5 последовательного кода в параллельный. На блоке 11 вычитания производится определение разности кодов, которая поступает на компаратор 12 и сравнивается с заданным, известным, изменением параметра. При отсутствии сбоя в канале записи-воспроизведения на выходе компаратора 12 действует логическая единица, открывающая верхнюю группу ключей блока 13 ключевых элементов, и коды параметра с регистратора 10 через сумматор 9 поступают в блок
6 выбора информации, формирующий управляющий сигнал. 2 ил.
1278964
Изобретение относится к приборостроению и предназначено для автоматизированной обработки информации, накопленной на магнитной ленте.
Цель изобретения — повышение точности и быстродействия обмотки информации.
На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — временные диаграммы, поясняющие работу устройства.
Устройство для обработки информации содержит блок 1 воспроизведения, подключенный первым выходом через последовательно соединенные блок 2 ключевых элементов и аналого-цифровой преобразователь 3 к выходной шине 4 и вторым выходом «ерез преобразователь 5 последовательного кода в параллельный к первому входу блока 6 выбора информации, подсоединенного вторым входом к выходу блока 7 программного управления, шифратор 8 и сумматор 9.
Кроме того, устройство для обработки информации содержит регистр 10, блок 11 вычитания, компаратор 12 и дополнительный блок 13 ключевых элементов, причем преобразователь 5 последовательного кода в параллельный подключен синхронизирующим выходом к соединенным между собой первым входам блока 6 выбора информации, регистра 10, блока 11 вычитания и сумматора 9 и информационным выходом — к вторым входам регистра 10 и блока 11 вычитания, подсоединенного третьим входом к соединенным между собой выходу регистра
10 и первому входу дополнительного блока
13 ключевых элементов и выходом — к первому входу компаратора 12, соединенного вторым входом с объединенными между собой выходом шифратора 8 и вторым входом дополнительного блока 13 ключевых элементов, подключенного третьим входом к выходу компаратора 12, соединенными между собой четвертым и пятым входами — к инверсному выходу компаратора 12 и выходами — к остальным входам сумматора 9, подсоединенного выходом к соединенным между собой шестому входу блока 13 дополнительных ключевых элементов и третьему входу блока 6 выбора информации, подключенного выходом к одному из входов блока 2 ключевых элементов.
При включении устройства измерительная информация (фиг. 2,а) с блока 1 воспроизведения поступает через блок 2 ключевых элементов и аналого-цифровой преобразователь 3 на шину 4 определенными участками. Формирование управляющих сигналов для ввода этих участков производится в блоке 6 выбора информации путем сравнения информации, поступающей в этот блок с выхода сумматора 9 и блока 7 программного управления, в котором предварительно заданы границы участка, напри5
t5
55 мер, при изменении низкочастотного параметра / (фиг. 2,6) от значения 1з до значения f z. С блока 1 воспроизведения значения параметра поступают через преобразователь 5 последовательного кода в параллельный на вход регистра 10. Синхронизация работы регистра 10, блока 11 вычитания, сумматора 9 и блока 6 выбора информации производится импульсами (фиг. 2,д) тактовой частоты с первого выхода преобразователя 5 последовательного кода в параллельный. В момент прихода первого тактового импульса (фиг. 2,д) на вход регистра 10 поступает первое значение параметра f<, с приходом второго тактового импульса на вход регистра 10 поступает значение параметра f, а с его выхода снимается предыдущее его значение f и т. д.
На блоке l! вычитания постоянно производится определение разности кодов, которая поступает на компаратор 12 и сравнивается с заданным, известным для данного процесса изменением параметра, код кото-рого предварительно устанавливается шифратором 8. Когда отсутствуют сбои в канале записи-воспроизведения, на выходе компаратора 12 действует логическая единица, открывающая верхнюю группу ключей блока
13 ключевых элементов, и коды параметра с выхода регистра 10 через сумматор 9 поступают в блок б выбора информации, который и формирует управляющий сигнал (фиг. 2,в) . При этом на инверсном выходе компаратора 12 действует логический ноль, запрещающий прохождение кодов на другие входы сумматора 9 через среднюю и нижнюю группы блока 13 ключевых элементов. При наличии сбоев в канале записи-воспроизведения параметра, например, от 4 до /4 (фиг. 2,г) на прямом выходе компаратора 12 действует логический ноль, а на обратном — логическая единица (фиг. 2,е), информация с выхода регистра
10 не проходит на сумматор 9 через закрытую верхнюю группу блока 13 ключевых элементов. Средняя и нижняя группы открываются и на входы сумматора 9 поступают через нижнюю группу последнее (не сбойное значение) кода параметра с выхода сумматора 9 (т. е. включается обратная связь с выхода на вход сумматора 9), а через среднюю группу — значение кода с выхода шифратора 8. С каждым тактовым импульсом (фиг. 2,д) на выходе сумматора 9 образуется код f,+NAf, где N— число тактовых импульсов за время действия сбоя от 4 до t4 (фиг. 2,д). В момент 4 прекращения сбоя код параметра поступает с выхода регистра 10 через сумматор 9 в блок 6 выбора информации. На выходе блока 6 выбора информации формируется управляющий сигнал (фиг. 2,в) при изменении параметра f от fi до f, т. е. как и при отсутствии сбоев в канале записи-воспроизведения параметра.
1278964 иг.
Составитель Ю. Алешин
Редактор С. Пекарь Техред И. Верес Корректор А. Тяско
Заказ 6778 53 Тираж 543 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
1 l 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5
Филиал ППП «Патент», r. Ужгород, ул. Проектная, 4
Формула изобретения
Устройство для обработки информации, содержащее блок воспроизведения, подключенный первым выходом через последовательно соединенные блок ключевых элементов и аналого-цифровой преобразователь к выходной шине и вторым выходом через преобразователь последовательного кода в параллельный к первому входу блока выбора информации, подсоединенного вторым входом к выходу блока программного управления, шифратор и сумматор, отличающееся тем, что, с целью повышения точности и быстродействия обработки информации, в него введены регистр, блок вычитания, компаратор и дополнительный блок ключевых элементов, причем преобразователь последовательного кода в параллельный подключен синхронизирующим выходом к соединенным между собой первым входам блока выбора информации, регистра, блока вычитания и сумматора и информационным выходом — к вторым входам регистра и блока вычитания, подсоединенного третьим входом к соединенным между собой выходу регистра и первому входу дополнительного блока ключевых элементов и выходом — к первому входу компаратора, соединенного вторым входом с объединенными между собой выходом шифратора и вторым входом дополнительного блока ключевых элементов, подключенного третьим входом к выходу компаратора, соединенными. между собой четвертым и пятым входами — к инверсному выходу компаратора и выходами — к остальным входам сумматора, подсоединенного выходом к соединенным между собой шестому входу блока дополнительных ключевых элементов и третьему входу блока выбора информации, подключенного выходом к одному из входов блока ключевых элементов.