Постоянное запоминающее устройство

Постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано , в частности, при создании постоянных запоминающих устройств . Целью изобретения является уменьшение потребляемой мощности и повышение надежности. Устройство содержит регистр адреса, регистр текущего адреса, блок сравнения, дешифраторы , основной и дополнительный блок задержки, одновибраторы, инвертор , элемент И, элемент ИЛИ, ключ, группу одновибраторов, накопитель, группу ключей, регистр числа. Введение группы одновибраторов, группы ключей, дополн 1тельного дешифратора , ключа и группы ключей обеспечивает отключение питания накопителя и коммутатора в режиме хранения,а в режиме считывания обеспечивает подачу питания только в момент несравнения информации, поступившей на регистр адреса, с информацией предыдущего обращения, хранящейся в регистре текущего адреса. 1 ил. (О to 00 о 4: СП сд

СОЮЗ СОВЕТСКИХ соцИАлистичесних

РЕСПУБЛИК ()9) (11) А1 (5)) 4 G 11 С 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСМОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3917955/24-24 (22) 28.06.85 (46) 30.12,86. Бюл. У 48 (72) А.д. Жучков, А.В. Изюмов, И.А. Рогинский, О,В. Росницкий, А.И. Савельев и P.À. Соколова (53) 681.327.6 (088,8) (56) Майоров С.А., Новиков Г.И.

Принципы органиэации цифровых машин, Машиностроение, 1974, с. 201-202.

Авторское свидетельство СССР

В 765878, кл. G 11 С 17/00, 1980. (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано, в частности, при создании постоянных запоминающих устройств. Целью изобретения является уменьшение потребляемои мощности и повышение надежности. Устройство содержит регистр адреса, регистр текущего адреса, блок сравнения, дешиф- раторы, основной и дополнительный блок задержки, одновибраторы, инвертор, элемент И, элемент ИЛИ, ключ, группу одновибраторов, накопитель, группу ключей, регистр числа. Введение группы одновибраторов, группы ключей, дополнительного дешифратора, ключа и группы ключей обеспечивает отключение питания накопителя и коммутатора в режиме хранения,а в режиме считывания обеспечивает подачу питания только в момент несравнения информации, поступившей на регистр адреса, с информацией предыдущего обращения, хранящейся в регистре текущего адреса. 1 ил.

1280455

Изобретение относится к вычислительной технике, в частности к постоянным запоминающим устройствам.

Цель изобретения — снижение потребляемой мощности и повышение надежности.

На чертеже приведена функциональная схема устройства, Устройство содержит регистр адреса 1, регистр текущего адреса 2, блок сравнения 3, дешифратор 4, элемент 5 И; блок 6 задержки, первый одновибратор 7, ключ 8 (импульсного питания), дифференцирующий элемент

9, второй одновибратор 10, инвертор

11, третий одновибратор 12, элемент

13 ИЛИ, коммутатор 14 дополнительный дешифратор 15, группу одновибраторов 16, накопитель 17, группу ключей 18, регистр числа 19, вход регистра адреса 1 является входом устройства, выходы регистра числа, 19 являются выходом устройства.

Устройство работает следующим об- 25 разом.

На регистр адреса 1 в режиме считывания поступает код адреса числовой ячейки накопителя 17, а на вход блока задержки 6 — сигнал обра- 3О щения к устройству, С выходов регистра адреса 1 код старших разрядов подается на первый вход блока 3, входы дешифратора 4 и входы регистра 2, а код младших разрядов поступает на входы дополнительного дешифратора 15. На второй вход блока 3 подается код с выходов регистра текущего адреса 2.

Если при сравнении адресов, нахо- 40 дящихся в старших разрядах регистра

1 и на регистре 2, будет получен сигнал равнозначности, то сигнал с второго выхода блока 3 поступает на второй управляющий вход дешифратора 45

4 и запрещает его работу. При этом не будет запущена группа одновибраторов 16, группа ключей импульсного питания 18, а следовательно, не произойдет выборки чисел из накопителя 5О

17. Таким образом, несмотря на обращение, питание накопителей будет отключено, что существенно уменьшает потребляемую накопителями 17 мощность в постоянном запоминающем устройстве, особенно в случае использования запоминающих элементов на полупроводниковой основе. В этом случае запускается первый одновибратор 7 по сигналу с блока задержки 6. Срабатывает ключ импульсного питания 8 и на коммутатор 14 подается импульс питания и адрес выбранной части числового регистра с дополнительного дешифратора 15. Информация, хранящаяся в одной из частей числового регистра 19, передается на выход устройства.

В случае несравнения кода, находящегося в старших разрядах регистра адреса 1 с кодом адреса, хранящимся в регистре текущего адреса 2,нй второй вход дешифратора 4 не подается запрещающий сигнал с второго выхода блока сравнения 3, а на первый вход элемента 5 И с первого выхода блока сравнения 3 поступает разрешающий потенциал, на второй вход элемента 5 И поступает управляющий сигнал с блока 6. На выходе элемента 5 И появляется сигнал, который подается на вторые входы регистра 2 и третий вход дешифратора 4. За счет этого в регистр текущего адреса 2 записывается новый код адреса и происходит дешифрация старших разрядов кода адреса в дешифраторе 4, после чего запускается группа одновибраторов 16 и группа ключей импульсного питания

18, На одни входы накопителя 17 поступает,код выбранной ячейки с дешифратора 4, а на другие входы накопителя 17 подаются импульсы напряжения питания с группы ключей импульсного питания 18.

Происходит обращение ко всем ячейкам накопителя 17 и считывание иэ них информации. Чтобы не происходила запись B регистр 19 неправильной информации во время переходных процессов в накопителе 17 при включении импульсного питания, с помощью одновибратора 7 за счет дифференцирующего элемента 9 срабатывает одновибратор 10, который через элемент ИЛИ 13 запрещает прием числа в регистр 19 из накопителя 17. Входные цепи регистра 19 будут отключены от накопителя 17 и в моменты выключения импульсного питания за счет того, что в этом случае продифференцированный задний фронт управляющего сигнала, поступающего с одновибратора 7, подается на инвертор 11 и далее на запуск одновибратора 12.Выходной сигнал с одновибратора 12 через элемент ИЛИ 13 запрещает прием

1280455 числа в регистр 19 из накопителя 17 при выключении импульсного питания, что повышает помехозащищенность устройства °

Таким образом, введение в постоянное запоминающее устройство дополнительных элементов позволяет достигнуть уменьшения потребляемой мощности примерно в десять раз в режиме 10 хранения и на 607 в режиме считывания (для постоянного запоминающего устройства, выполненного на полупроводниковых элементах), а также повысить надежность функционирования. 15

Формула изобретения

Постоянное запоминающее устройство, содержащее регистр адреса, вход 20 которого является входом устройства, дешифратор, блок сравнения, регистр текущего адреса, первые входы которых объединены и подключены к первому выходу регистра адреса, второй вход блока сравнения соединен с выходом регистра текущего адреса, элемент И, первый вход которого подключен к первому выходу блока сравнения, накопитель, первые входы которого соединены с выходами дешифратора, коммутатор, выход которого соединен с одними входами регистра числа, выходы которого являются информационными выходами устройства, о т- 35 л и ч а ю щ е е с я тем, что, с целью уменьшения потребляемой мощности устройстве и повышения надежности функционирования, в него введены блок задержки, три одновибратора, дифференцирующий элемент,инвертор, дополнительный дешифратор, ключ, элемент ИЛИ, группа ключей и группа одновибраторов, входы которых подключены к выходу дешифратора, а выходы — к входам ключей группы, выходы которых соединены с вторыми входами соответствующих накопителей, другие выходы регистра адреса подключены к входам дополнительного дешифратора, выходы которого соединены с первым входом коммутатора, второй вход которого соединен с выходом ключа, вход которого соединен с выходом первого одновибратора и с входом дифференцирующего элемен та, выход дифференцирующего элемента подключен к входу второго одновибратора и к входу инвертора, выход которого соединен с входом третьего одновибратора, выходы второго и третьего одновибраторов подключены соответственно к перВому и второму входам элемента ИЛИ, выход которого соединен с другими входами регистра числа, соответствующие входы которого соединены с выходами соответствую щих накопителей, вход первого одновибратора соединен с первым выходом блока задержки, второй выход которого подключен к второму входу элемента И, причем вход блока задержки является входом устройства, выход элемента И подключен к другому входу регистра текущего адреса и к третьему входу дешифратора, второй вход которого соединен с вторым входом блока сравнения.

1280455

Составитель Л. Амусьева

Техред В.Кдар Корректор Q. Луговая

Редактор Н, Горват

Заказ 7057/46

Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная,4