Устройство для вычисления функции

Устройство для вычисления функции

Иллюстрации

Показать все

Реферат

 

Устройство может быть применено в цифровой технике гфи обработке сигналов , в частности при обработке квадратурных составляющих сигнала. Целью изобретения является расширение класса решаемых задач за счет возможности вычисления функций трех переменных. Устройство содержит входные регистры 1, 2, 3, умножители 4, 5, генератор импульсов 6, блок управления 7, коммутатор 8, блок 9 формирования результата, блок 10 выходных регистров, элемент И 11, При вычисленш когерентных сумм используется умножитель 4, в котором хранятся значения (т х i) mod 32 и (m х i + 24) mod 32. Период синусо1щы разбит на 32 отсчета. Это значит, что sin, считанный по адресу (т х i) mod 32, равен coSj считанно у по адресу (т х i + 24) mod 32. Б умножителе 5 хранятся значения YsinM, которые накапливаются в блоке 9 формирования результата и фиксируются в блоке 10 выходных регистров. 1 з,п. ф-лы. 4 ил.

своз сонетсних социллистич вских

РеспуБлин

„„SU„„I 280614

А1 (бЦ ч С 06 F 7/544 госуд@ ствкнный номитст ссср по делам изоБ етений и открытий

-|

М т

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ",К ASTGPCHGMV СВИДЕТЕЛЬСТВУ

° °

Ф (Я

QG

4Р

Да1

4ь (2 1 ) 3 9 4 4 3 2 0 / 2 4 - 2 4 (2 2 ) i 6 0 8 . 8 5 (4 6 ) 3 0 . 1 2 . 8 6 . Бюл . 11- 4 8 (7 2 ) Е . Я . Бавр ук, Л . Б . Эаячкив ская, P . Ñ . Ëàáÿê и В . К, Р ав ский (5 3 ) 6 8 1 . 3 2 5 (0 8 S . 8 ) (5 6 ) Авторское с виде т ел ь с тв о СССР

N - 6 2 20 9 0, кл . G 0 6 F 7 / 5 4 8, 1 9 7 8 .

Авторское свидетельство С С СР

Р 1 0 7 8 42 7, кл, G 0 6 F 7 / 5 4 8, i 9 8 2 . (5 4 ) УСТРОЙСТВО ДЛЯ HbI II ICJIK IIIM ФУНКЦИИ (57) Устройство может быть применено в цифровой технике при обрабо-.êå сигналов, в частности при обработке квадратурных ссставляюгаих сигнала.

Целью изобретения является расширение класса решгемь1х задач за. счет возможности вычисления функций трех переменных. Устройство содержит входные регистры 1, 2, 3, умножители 4, 5, генератор импульсов 6, блок управления 7, коммутатор 8, блок 9 формирования результата, блок 10 выходных регистров, элемент И 11 ° При вычислении когерентных сумм используется умножитель 4, в котором хранятся значения (ш х i) mod 32 и (ш х i + 24)

mod 32. Период синусоиды разбит на

32 отсчета. Это значит, что sin, считанный по адресу (m х i) mod 32, равен cos, считанному по адресу (m х i +

24) mod 32. В умножителе 5 хранятся

Я значения Ysing, которые накапливаются в блоке 9 формированич результата и фиксируются в блоке 10 выходных

Регистров. 1 з.п. ф-пы. ил.

1280614

Значение

2Ьп1 (3), 1 и

55 (2) Изобретение относится к вычисли тельной технике и может быть использовано для вычисления функции трех переменных, в частности для нахождения когерентных сумм. 5

Целью изобретения является расширение класса решаемых задач за счет возможйости вычисления функций трех переменных, На фиг. 1 представлена функциональная схема устройства; на фиг.2 принципиальная схема блока управления; на фиг.3 — функциональная схема блока формирования результата; на фиг.4 — временная диаграмма работы

15 устройства °

Устройство содержит первый 1, второй 2 и третий 3 входные регистры, первый умножитель 4, второй умножитель 5, генератор 6 импульсов, блок

7 управления, коммутатор 8, блок 9 формирования результата, блок 10 выходных регистров, элемент И 11, вход

12 признака последйего такта накопления, первый 13, второй 14 и третий

1,5 входы стробирования записи устройства, вход 16 текущего отсчета устройства, вход 17 номера гармоники устройства, вход 18 амплитуды сигнала устройства, выход 19 результата устройства и выход 20 признака запрещения считывания устройства.

Блок управления содержит первый

21, второй 22, третий 23, четвертый

24, пятый 25 и шестой 26 триггеры, счетчик 27, элемент И 28, первый сумматор 29 по модулю два, второй сумматор 30 по модулю два и элемент

ИЛИ 31, 40

Блок формирования результата содержит сумматор-вычитатель 32, блок регистров 33 и регистр 34.

Устройство функционирует следующим образом.

Вычисление функций Г„, (х,у,к), 3 4 (х,у,к) проводится на основании соотношений: и-1

F (x yz)= if (х)Y+f < (х ) Z), 1=0

Для вычисления когерентных сумм:

К = (А,cos у.,+В, sing;1)j

i=0 и- f

К = (В. сов, -А; sin 9.);

-о

I и-1

K3= (C - ",, "" 17

=о

2 и-1

К = (D с о з Т -С . s in V )

=о где m — номер гармоники сигнала; п — количество отсчетов; текущее значение отсчетов, При т =32 (0-3!), n=32 в первом и ах умножителе 4, который реализован на

ПЗУ, хранятся табличные значения произведений пЫ) „ и ((m>i)+24),„„ а во втором умножителе, реализованном на ПЗУ, — табличные значения функции

Y sin ; -П/2 < V.<1r>

cos3/2) =sinOxff, т.е. значение функции cos отличается от значения sin смещением на 3/2TI:, то в данном случае это означает, что sin, считанный по адресу (no

f(mXi) +24),, отличаются двумя старшими разрядами, коммутация которых осуществляется с помощью коммутатора 8.

Блок управления работает следующим образом.

На входы блока 7 управления поступает соответственно зондирующий импульс и следящий строб, управляющие работой устройства в целом.

При поступлении управляющего сигнала (зондирующий импульс) -на вход

12 устройства (фиг.4 ) определяется ,начало последнего такта накопления, первый триггер 21 устанавливается в единичное состояние, и при поступлении первого следящего строба (фиг.4о) второй триггер 22 устанавливается с в единичное состояние (фиг.43), а первый триггер 21 — в нулевое. Единичный уровень на выходе второго триггера 22 разрешает запись накопленной суммы в блок выходных регистров 10 и вь1дает управляющий сигнал (выход 20), запрещающий на это время считывание информаций с выходных регистров 10. По следующему сигналу третий триггер 23 устанавливается в единичное состояние, разрешая прохождение импульсов сброса (фиг.4к) в первом такте следующего накопления.

- 1280614

На вход 18 устройства поступают значения А,В,С,Л последовательно между двумя следящими стробами. Одновременно с поступлением значений на вход

15 устройства (фиг.4к) поступает управляющий сигнал, устанавливающий четвертый триггер 25 в единичное состояние, разрешая работу шестого триггера 26 в счетном режиме при поступлении импульсов (фиг.4 О) от гене- 10 ратора 6 импульсов. При работе в счетном режиме шестого триггера 26 начинает работу счетчик 27. Шестой триггер 26 вырабатывает управляющий сигнал (фиг.4 е), который поступает на вход блока 33 регистров блока 9 формирования результата и служит для записи результатов суммирования значений на выходе второго умножителя 5 и значений регистра 34. Кроме того, этот сигнал поступает на вход элемента И 11 и в 32-м такте суммирования записывает результаты суммирования в блок 10 выходных регистров.

Счетчик 27 формирует выходные управляющие сигналы, которые указывают номер регистра блока 33 регистров или блока 10 выходных регистров (один из четырех), и вырабатывает импульсы начального сброса, определяет признак вычитания или суммирования вместе со старшим разрядом регистра 3 и информации с выхода коммутатора 8, Кроме того, счетчик 27 переключает четвертый триггер 24, на выходе которого формируется сигнал переключения коммутатора 8 в зависимости от обрабатываемой функции (sin ww. соз) в данный момент времени. После поступления на счетчик 27 двух им- 40 пульсов он устанавливает пятый триггер 25 в нулевое состояние и дальнейшее формирование временной диаграммы осуществляется только с приходом следующего управляющего сигнала на вход 15 устройства.

Как видно из фиг.3, блок формирования результата организован как накапливающий сумматор, Рассмотрим работу устройства на конкретном примере, согласно диаграммы, приведенной »а фиг.4.

Необходимо вычислить когерентное накопление согласно (2), т.е.

2Пшд . 2_#_mi

К =, (А.cos — — +В. sin — --);

32 32

2Япп . 2Пшх

К = (B cos — --- — А sin- — -)"

32 32

2 йш1 . 211 ш1

К =7 (С cos- — — + D sz.n---,— }

32 32

211та . 2Кпп .

К =+(D. cos- — — — С sin — — )

32 32

Управляющее слово (m — номер гармоники) поступает на информационные входы 17 устройства и по сигналу на управляющем входе 14 записывается в регистр 2. Частота изменения (m) определяется задачей и способом работы радиолокационного комплекса, в состав которого входит предлагаемое устройство. Максимально допустимая частота-,определяется сигналом на входе

12 устройства. Значение i поступает на информационные входы 16 и по сиг налу на управляющем входа 13 записывается в регистр 1 (фиг.46, "» Г, ).

Значения А,В,С,П поступают последовательно-чараллальным кодом ча икформационные входы 18 устройства и по сигналам на управляющем входе 15 записываются в регистр 3 (А — фиг.4 г, t  — фиг.4 z Е,; С вЂ” фиг.4, D — фиг.4, Г, ).

Результаты умножения кодов первого 1 и второго 2 входных регистров ((mxi)Ä 1, записанные в ПЗУ умножителя 4, поступают на входы второго умножителя 5, на первые входы которого поступает код с третьего регистра 3 (А,В,С,D). Разультаты умкожек я с второго умножителя 5 поступают на вход блока формирования результата, .на сумматоре 32 складываются или вы1 читаются с содержимым регистра 34 и в зависимости от управляющих входов записываются в один из четырех регистров блока 33 регистров сумматора„

Затем осуществляется переключение коммутатора 8 и производятся вычис ления значений для другой функции (sin или cos) нри тех же значениях на выходе регистра 3 и запись в друroH регистр блока 33 регистров

2Хш1

Формирование Acos — — в момент

32 с (фиг,4е,к) и запись в 1-й регистр (фиг.4),и}:

2йпп .

А sin- — — - с 1-й регистр.

32 6

У

2Bmi

В sin — — t 0-й регистр

32 в

У

2Bmi

В cos- — — — с 1-й регистр

32

1о

2йш1

С cos-г-- — — t

2-й регистр;

2TImi

D sin — -- — +t

2"й регистр;

2 TImi

С sin — -- t, 3-й регистр;

1280614 соединены с входами младших разрядов первого сомножителя второго умножителя, вход старшего разряда первого сомножителя второго умножителя соединен с первым выходом коммутатора, первый и второй информационные входы коммутатора соединены соответственно

22пп .

D cos — -- — ++tÄ 3"й регистр °

32

На этом заканчивается первый такт накопления, Начало второго такта определяется приходом следующего управляющего сигнала на вход 13 устройства, Временная диаграмма работы всех

32-х тактов накопления одинакова за исключением того, что в первом такте накопления формируются импульсы начального сброса блока 9 формирования результата, в 32-м такте осуществляются запись накопленного результата в блок 10 выходных регистров и запрет считывания с выходных регистров (выход 20 устройства). Считанная с блока 10 выходных регистров информация (цепи считывания на фиг. 1,не показаны) может поступать для дальнейшей обработки, Формула изобретения

Устройство для вычисления функций, содержащее три входных регистра, два умножителя и коммутатор, причем информационные входы первого, второго и третьего входных регистров соединены с входами соответственно текущего отсчета, номера гармоники и амплитуды сигнала устройства, о т— л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач за счет возможности вычисления функций

t трех переменных, в него дополнительно введены генератор импульсов, блок формирования результата, блок выходных регистров, элемент И и блок управления, содержащий счетчик, шесть триггеров, два сумматора по модулю два, элемент И и элемент ИЛИ, причем синхронизирующие входы с первого по третий входных регистров соединены соответственного с первого по третий входами стробирования записи устройства, выходы первого и второго регистров соединены с входами соответственно первого и второго сомножителей первого умножителя, выходы младших разрядов первого умножителя с первым и вторым выходами старших разрядов первого умножителя, вход

10 второго сомножителя второго умножителя соединен с выходами младших разрядов третьего входного регистра, выход страшего разряда третьего входногс регистра и второй выход коммутато15 ра соединены соответственно с первым и вторым входами задания кода операции блока управления, тактовый вход которого соединен с выходом генератора импульсов, вход признака послед29 него такта накопления устройства соединен с одноименным входом блока управления, первый и третий входы стробирования записи устройства соединены соответственно с входом запуска вы25 числения когерентных функций и входом запуска вычисления частичньгх сумм блока управления, выход управления типом тригонометрической функции блока управления соединен с управляющим

30 входом коммутатора, выход разрешения записи результата и вьгход разрешения записи частичной суммы блока управления соединены соответственно с первым и вторым входами элемента И, выход разрешения записи частичной суммы блока управления соединен с одноименным входом блока формирования результата, вьгходы кода операции и сброса блока управления соединены с щ одноименными входами блока формирова- ния результата, первый и второй выходы выбора приемника информации блока управления соединены соответственно с первым и вторым оцноименными входами блока формирования результата и блока

Р выходных регистров, вход разрешения записи блока выходных регистров соединен с выходом элемента И, информа,ционные входы блока выходных регистров соединены с выходами блока формирования результата, информационные входы которого соединены с выходом второго умножителя, вьгходы блока Bbl ходных регистров являются выходом результата устройства, выход признака запрещения считывания информации устройства соединен с выходом разрешения записи результата блока управления, причем вход признака по!

2806!4 следнего такта накопления блока управления соединен с входом сброса первого триггера, вход запуска вычисления когерентных функций блока управления соединен с синхронизирующими входами первого, второго и третьего триггеров и с входами сброса 1 счетчика и четвертого триггера, информационный вход первого триггера соединен с входом логического нуля !О устройства, выход первого триггера соединен с информационным входом второго триггера, выход которого соединен с выходом разрешения записи результата блока управления и информа- f5 ционным входом третьего триггера, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с первым выходом счетчика, второй выход которого сое- Zp динен с синхронизирующими входами четвертого и пятого триггеров, первым входом элемента И и первым выходом выбора приемника информации блока управления, информационный вход 25 пятого триггера соединен с шиной логического нуля устройства, инверсный выход четвертого триггера соединен с информационным входом этого триггера и вторым входом элемента И, ин- Зо версный выход которого соединен с первым входом первого сумматора по модулю два, второй вход которого соединен с выходом второго сумматора по модулю два, первый и второй входы которого соединены соответственно с первым и вторым входами определения кода операции блока управления, выход кода операции блока управления с соединен с выходом первого сумматора 40 по модулю два, выход управления типом тригонометрической функции блока управления соединен с прямым выходом четвертого триггера, выход сброса блока управления соединен с выходом элемента ИЛИ, выход разрешения записи частичной суммы блока управления соединен с прямым выходом шестого триггера, инверсный выход которого соединен со счетным входом счетчика и с информационным входом этого триггера, вход сброса которого соединен с инверсным выходом пятого триггера, вход установки которого соединен с входом запуска вычисления частичных сумм блока управления, тактовый вход которого соединен с синхронизирующим входом шестого триггера, второй выход выбора приемника информации соединен с третьим выходом счетчика.

2. Устройство по п.t, о. т л и— ч а ю щ е е с я тем, что блок формирования результата содержит сумматор-вычитатель, блок регистров и регистр, причем вход кода операции блока формирования результата соединен с управляющим входом сумматоравычитателя, информационные входы блока формирования результата соединены с входом первого слагаемого сумматора-вычитателя, вход второго слагаемого которого соединен с выходом регистра и выходом блока формирования результата, вход сброса регистра соединен с одноименным входом блока формирования результата, первый и второй входы выбора приемника информации которого соединены с одноименными входами блока регистров, информационные входы которого соединены с выходами сумматора-вычитателя, выходы блока регистров соединены с информационными входами регистра, синхронизирующие входы регистров блока и регистра соединены с входом разрешения записи частичной суммы блока

Формирования результата.

1280614

Й10ИИШ

I I I I I I I I I I 1 I (а Пгнщацпацц IllflHIIK13IIIIITIlllllll ШПШ

1280614

ЧЭ Оъ ф » щ ФЭ

М ф .Э

М Ф

Ъ Ф э Фв у ф Э фЭ

Составитель С.Куликов

Редактор А.Лежнина Техред Л.Олейник,Корректор M.Äåì÷èê

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Заказ 7067/54

Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная, 4