Устройство для проверки программы на сбоеустойчивость

Устройство для проверки программы на сбоеустойчивость

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой вычислительной технике и может быть использовано для проверки устойчивости к сбоям программ ЦВМ, имеющим средства аппаратурного контроля и программную защиту от сбоев, орга-. низованную путем разбиения программ на контролируемые участки, допускающие повторное исполнение после сбоя. Цель изобретения - повьшение быстродействия устройства. Устройство имитирует сигнал сбоя при совпадении содержимого регистра адреса команд ЦВМ с адресом меченной команды. Период имитации сигнала сбоя задается таймером . Изменение адреса меченной команды производится; при совпадении регистра адреса команд ЦВМ с адресом меченной команды - замененной на значение адреса , очередной команды, выбираемого из блока формирования ад- . ре са команд ЦВМ; при несовпадении содержимого регистра адреса команд ЦВМ с адресом меченной команды - добавлением к предыдущему адресу шага сбоя, равного минимально возможной длине команды конкретной ЦВМ. Устройство содержит регистр, сумматор, схемы сравнения, таймер, элементы задержки , элементы И, ИЛИ. t ил. I сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК (5D4 G 06 F 11 26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ; ., ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTI44

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3913828/24-24 (22).21.06.85 (46) 07.01,87. Вюл. М- (72) Ю.А.Смирнов, B.Ï.Êîíèùåâ, Е.И.Виноградов, Ю.Д.Кобзарь и Д.В.Ершов (53) 681.3 (088.8) (56) Авторское свидетельство СССР

ll! 732876, кл. G 06 F 11/00, 1978.

Авторское свидетельство СССР

1Ф 1205148, кл. G 06 F 11/26, 1984. (54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ ПРОГРАММЫ НА СВОЕУСТОЙЧИВОСТЬ (57) Изобретение относится к цифро" вой вычислительной технике и может быть использовано для проверки устойчивости к сбоям программ ЦВМ, имеющим средства аппаратурного контроля и программную защиту от сбоев, орга-. низованную путем разбиения программ на контролируемые участки, допускаю„.SU„„I 282138 А 1 щие повторное исполнение после сбоя.

Цель изобретения — повышение быстродействия устройства. Устройство имитирует сигнал сбоя при совпадении содержимого регистра адреса команд ЦВМ с адресом !!меченной команды !! Период имитации сигнала сбоя задается таймером. Изменение адреса !меченной!! команды прэизводится: при совпадении регистра адреса команд ЦВМ с адресом

"меченной" команды — замененной на значение адреса . очередной команды, выбираемого из блока формирования адреса команд ЦВМ; при несовпадении со- . держимого регистра адреса команд ЦВМ с адресом "меченной" команды — добавленйем к предыдущему адресу шага сбоя, равного минимально возможной длине команды конкретной ЦВМ. Устройство содержит регистр, сумматор, схемы сравнения, таймер, элементы задержки, элементы И, ИЛИ. 1 ил.

1282138 2

Изобретение относится к цифровой вычислительной технике и может быть использовано для проверки устойчивости к сбоям программ ЦВМ, имеющих средства аппаратурного контроля и программную защиту от сбоев, организованную путем разбиения программ на контролируемые участки, допускающие повторное исполнение после сбоя.

Цель изобретения - повышение быстродействия устройства.

На чертеже представлена структурная .схема устройства для проверки программ на сбоеустойчивость.

Устройство содержит вторые адресные входы 1.1-1.п, где n — разряд.ность адреса ЦВП, и первые адресные входы 2.1-2.п третью группы элементов И 3, первую группу элементов И 4, первый элемент И 5, второй триггер 6, третий регистр 7, первую схему 8 сравнения, второй элемент 9 задержки, первый элемент ИЛИ 10, первый триггер 11, четвертую группу элементов И 12, таймер 13, третий триггер

14, входы 15.1- l5.п установки начального адреса устройства, группу элементов ИЛИ 16, сумматор 17, второй элемент И 18, третий элемент И 19, четвертый элемент И 20, пятыйоэле— мент И 21, первый элемент 22 задержки, вторую группу элементов И 23, второй регистр 24, вторую схему 25 сравнения, первый регистр 26, входы 27.1Р

27.п установки конечного адреса устройства, выход 28 сбоя устройства, вход 29 пуска устройства, второй элемент ИЛИ 30.

Дополнительно изображены регистр

31 адреса команд ЦВМ, блок 32 формирования адреса команд ЦВМ, имитатор 33 входной информации.

В исходном состоянии триггеры 6, 11 и 14 обнулены. Нулевой уровень с прямого выхода триггера 6 закрывает элементы И 4 и элемент И 5, а также блокирует работу таймера, Единичный уровень с инверсного выхода триггера

11 поступает на второй вход элемента И 5 и на третьи входы элементов

И 4. Единичный уровень с инверсного выхода триггера 14 поступает на первые входы элементов И 20 и И 21, а нулевой уровень с прямого выхода триггера 14 закрывает элементы И 18 и И 19

Начальный адрес А„ „ программы, проверяемой на сбоеустойчивость, зано.сится по входам 15.1-15.п на предварительно обнуленный сумматор 17 а конечный, в качестве которого выбирается адрес первой команды, выходящей за пределы программы А по входам 27. l-.27.п — в предварительно обнуленный регистр 26. Настройка таймера 13 осуществляется в зависимости от соотношения периода запуска программ или периода запуска имитатора 33 входной информации

Т> и интервала времени между сбоями на одном и том же контролируемом участке Т,, при котором программная защита от сбоев не классифицирует их как отказ. В случае, если Т Т с таймер настраивается на выдачу сигналов через Т =Т, после его запуска, если же Т Т, то таймер настраивается на выдачу сигналов через Т =Т т З после его запуска.(вход занесения соответствующего кОда константы в таймер 13 не показан). На регистр 24 заносится код шага сбоя (входы занесения не показаны), который равен минимально возможной длине команды. в ЦВМ (предполагается, что остальные форматы команд ЦВМ кратны.. минимально возможному формату). Код

А> „ с разрядных выходов сумматора подается на вторые и первые входы схемы 8 сравнения и на первые входы схемы 25 сравнения, на вторые входы которой поступает код А с раздан рядных выходов регистра 26.

35 Запуск устройства осуществляется подачей сигнала на вход 29 запуска устройства, который переводит триггер в единичное состояние. Единичный уровень с прямого выхода триггера 6 запускает таймер 13, поступает на третий вход элемента И 5 и на вторые входы элементов И 4, разрешай прохождение потенциального кода адреса команды с разрядных выходов регистра 31 адреса команд ЦВМ Йе первые входы схемы 8 сравнения.

В случае совпадения кодов на первых и вторых входах схемы Я сравнения последняя выдает сигнал, который проходит через элемент И 5 на выход

28 сбоя устройства, объединяющийся с выходом схем аппаратурного контроля ЦВМ (не показан). Этот же сигнал переводит триггеры 14 и l1 (последний через элемент ИЛИ 10) в единичное состояние, обнуляет регистр 7 и поступает на вход элемента 9 задержки. Сигнал с выхода элемента И 5 с инверсного выхода триггера 11 закрывает элемент И 5 и элементы И 4, Единичный уровень с прямого выхода триггера 14 поступает на первые входы элементов И 18 и 19, а нулевой уровень с его инверсного выхода закрывает элементы И 20 и 21. Время задержки в элементе 9 задержки выби: рается достаточным для того, чтобы в блоке 32 формирования адреса команды

ЦВМ успел сформироваться адрес следующей команды, код которого считывается через элементы И 3 импульсы с выхода элемента 9 задержки и заносится в регистр 7.

Через время Т после формирования сигнала на выходе 28 сбоя устройства таймер 13 формирует сигнал, который перезапускает таймер и подается на вход элемента 22 задержки, где задерживается на время перевода триггера 11 в единичное состояние, после чего с первого выхода элемента

22 задержки через элементы И 18 и

ИЛИ 30 обнуляет сумматор. 17. Сигнал с второго выхода элемента 22 задержки (время задержки между первым и вторым выходом определяется временем переходных процессов сумматора 17) через элемент И 20 поступает на вторые входы элементов И 12, 25 считывая значение адреса очередной команды из регистра 7 в сумматор 17. .Задержанный на время считывания адреса очередной команды и на время срабатывания схемы 25 сравнения сигнал с третьего выхода элемента 22 задержки обнуляет триггеры 11 и 14.

В случае, если за время Т совпадения кодов на входах схемы 8 сравнения не произошло, на выходе таймера 13 появляется сигнал, который перезапускает таймер, устанавливает триггер 11 в единичное состояние и поступает на вход элемента 22 задержки. Нулевой уровень с инверсно50 го выхода триггера 11 закрывает элемент И 5 и элементы И 4, сигнал с первого вьйсода элемента 22 задержки проходит через элемент. И 20 и используется для чтения шага сбоя на счетные входы сумматора 17, сигнал с вто- 55 рого выхода элемента 22 задержки проходит через элемент И 21 и используется для реализации переносов в сум3 1282! обнуляет счетчик таймера 13, синхронизируя его работу с. реальным периодом запуска программ. Нулевой уровень

38 маторе 17. Сигнал с третьего выхода элемента 22 задержки переводит триггер it в нулевое состояние. В сумматоре 17, таким образом, в каждом периоде запуска таймера 13 увеличивается значение адреса имитации сбоя на шаг сбоя.

При совпадении кодов на входах схемы 25 сравнения .последняя выдает .сигнал, который обнуляет сумматор 17 и триггер 6, при этом нулевой уровень с прямого выхода последнего за крывает элемент И 5, элементы И 4, останавливает таймер 13 и устройство завершает проверку программ на сбоеустойчивость.

Для проведения проверки программ на сбоеустойчивость на одной ЦВМ с использованием предлагаемого устройства необходим имитатор 33 входной информации (его запуск достаточно просто сделать периодическим). Применение иьаютатора позволяет сравнить полученные результаты работы программы без подключенного устройства и с подключенным устройством проверки программ на сбоеустойчивость.

Проверка программ по реальной входной информации возможна при наличии двух ЦВМ, ведущих параллельную обработку поступающей информации, при этом к одной из них подключено предлагаемое устройство.

Кроме проведения покомандной про верки программы на сбоеустойчивость устройство позволяет проверить программы имитацией однократного сбоя во время выполнения "меченой" команды, что может быть обеспечено соответствующим заданием А, „ и А„;„ при настройке таймера 13 на время выполнения проверяемой программы.

Формула изобретения

Устройство для проверки программы на сбоеустойчивость, содержащее первый элемент И, первый элемент ИЛИ, первый и второй триггеры, первую и вторую схемы сравнения, первый и второй регистры, первую и вторую группы элементов И, группу элементов ИЛИ, сумматор, первый элемент задержки и таймер, причем входы первой группы адресных входов устройства соединены с первыми входами элементов И первой группы, выходы элементов И первой группы соединены с первой груп t 282138 пой информационных входов первой схемы сравнения, выход равноз дачности которой соединен с первыми входами первого элемента И и первого элемента ИЛИ, выход которого соединен с еди- 5 ничным входом первого триггера, инверсный выход первого триггера соединен с вторым входом первого элемента

И, выход которого соединен с входом записи таймера и является выходом сбоя устройства, группа выходов сумматора соединена с второй группой входов первой схемы сравнения и с первой группой входов второй схемы сравнения, выход равенства которой соединен с нулевым входом второго триггера, группа входов установки конечного адреса .устройства соединена с группой информационных входов первого регистра, группа информационных выходов которого соединена с второй группой информационных входов второй схемы сравнения, вход пуска устройства соединен с единичным входом второго триггера, прямой выход которого соединеи с третьим входом первого элемента И, вторыми входами элементов И первой группы и входом запуска таймера, выход окончания временного интервала которого соединен с вторым входом первого элемента ИЛИ и с входом первого элемента задержки, группа входов установки начального адреса устройства соединена с первыми входами элементов ИЛИ 35 группы, выходы которых соединены с соответствующими входами группы ин-. формационных входов сумматора, информационные выходы второго регистра соединены с первыми входами соответствующих элементов И второй группы, выходы элементов И второй группы соединены с вторыми входами соответствующих элементов ИЛИ группы, первый выход Первого элемента задержки 45 соединен с нулевым входом первого триггера, о т л и ч а ю щ е е с я .тем, что, с целью повьппения быстродействия, в него введены третья и четвертая группы элементов H третий регистр, второй элемент задержки, третий трйггер, второй, третий,.четвертый, пятый элементы И, второй элемент ИЛИ, причем входы второй группы адресных входов устройства соединены с первыми входами соответствующих элементов И третьей группы, выходы которых соединены с информационными входами третьего регистра, информационные выходы третьего регистра соединены с первыми входами соответст-. вующих элементов И четвертой группы, выходы которых соединены с третьими входами соответствующих элементов ИЛИ группы, выход равнозначности первой схемы сравнения соединен с единичным входом третьего триггера, с нулевым входом третьего рЕгистра и через второй элемент задержки — с вторыми входами элементов И третьей группы, единичный выход третьего триггера соединен с первыми входами, третьего и четвертого элементов И, выходы которых соединены соответственно с первым входом второго элемента

ИЛИ и вторыми входами элементов

И четвертой группы, нулевой выход третьего триггера соецинен с первыми входами четвертого и пятого элементов И, выходы которых соединены соответственно с вторыми входами элементов И второй группы и с входом переноса сумМатора; второй выход первого элемента задержки соединен с вторыми входами. второго и четвертого элементов И, третий выход первого элемента задержки соединен с вторыми входами третьего и пятого элементов И, первый выход первого элемента задержки сое-. динен с нулевым входом третьего триггера, инверсный выход первого триггера, выход равнозначности второй схемы сравнения соединен с вторым входомвторого элемента ИЛИ, выход которого соединен с входом установки нуля сумматора.

1282138

Составитель. И. Сигалов

Редактор С.Пекарь Техред S.Kàäàð Корректор С. Черни

Заказ 7268/48 Тираж 670 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4