Вычислительное устройство

Вычислительное устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электрическим вычислительным устройствам и может быть использовано ваналоговых вычислительных машинах. Целью изобретения является расширение диапазона величин входных сигналов.Вычислительное устройство содержит первый и второй операционные усилители, к инвертирующему входу каждого из которых подключены соответствующие масштабные резисторы. Коллектор первого логарифмирующего транзистора подключен к инвертирующему входу второго операционного усилителя,выход которого через первый токоограничительный резистор соединен с эмиттером первого логарифмирующего транзистора и эмиттером первого антилогарифмирующего транзистора.Коллектор последнего соединен с инвертирующим входом первого операционного усилителя. База первого антилогарифмирующего транзистора подключена к шине нулевого потенциала , а также третий и четвертый операционные усилители. Между инвертирующим входом и выходом третьего операционного усилителя подключен третий масштабный рзистор.Первый вывод четвертого масштабного резистора подключен к инвертирующему входу четвертого операционного усилителя . Выход последнего через второй токоограничительный резистор соединен с эмиттерами второго логарифмирующего и второго антилогарифмирующего транзисторов, коллекторы которых подключены к инвертирующим входам соответственно четвертого и третьего операционных усилителей. А также пятый, шестой, седьмой, восьмой, девятый и десятый масштабные резисторы , пятый, шестой, седьмой и вось- :мой операционные усилители, суммагор, первый, второй, третий и четвертый фазоинверторы, первый и второй переключатели, блок определения знака сигналов, первый, второй, третий , четвертый, пятьй и шестой ограничительные диоды, одиннадцатый,двенадцатый , тринадцатый и четырнадцатый масштабные резисторы. Выходы первого и второго фазоинверторов через одиннадцатый и двенадцатый масштабные резисторы подключены к инвертирующим входам пятого и шестого операционных усилителей. Вькод третьего фазоинвертора соединен с первым входом сумматора, второй вход которого подключен к выходу седьмого операционного усилителя. Устройство позволяет вычислять функцию F fz/x) y. 1 ил. I СЛ

СОЮЗ СОВЕТСКИК

СООИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5д 4 G 06 G 7/16

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3919154/24-24 (22) 01.07.85 (46) 07 ° 01.87. Бюл. К - 1 (71) Томский политехнический институт им. С.М.Кирова (72) К.И.Заподовников и П.H.ÒèññåH (53) 681.335(088.8) (56) Бон-Бруевич А.М. и др Бесконтактные элементы самонастраивающихся систем. — M.: Машиностроение, 1967, с. 136 †1, рис. 75.

Справочник по нелинейным схемам.

/Под ред. Д.Шейнголда. М,: Мир, 1977, с. 379-382, фиг. 3.6.3. (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретения является расширение диапазона величин входных сигналов.Вычислительное устройство содержит первый и второй операционные усилители, к инвертирующему входу каждого из которых подключены соответствующие масштабные резисторы. Коллектор первого логарифмирующего транзистора подключен к инвертирующему входу второго операционного усилителя,выход которого через первый токоограничительный резистор соединен с эмиттером первого логарифмирую@его транзистора и эмиттером первого антилогарифмирующего транзистора.Коллектор последнего соединен с инвертирующим входом первого операционного усилителя. База первого антилогарифмирующего транзистора под" ключена к шине нулевого потенциала,а также третий и четвертый опе " рационные усилители. Между инвертирующим входом и выходом третьего операционного усилителя подключен. третий масштабный резистор.Первый вывод четвертого масштабного резистора подключен к инвертирующему входу четвертого операционного усилителя. Выход последнего через второй токоограничительный резистор соединен с эмиттерами второго логарифмирующего и второго антилогарифмируюшего транзисторов, коллекторы которых подключены к инвертирующим входам

C соответственно четвертого и третье- щ

ro операционных усилителей. А также пятый, шестой, седьмой, восьмой, девятый и десятый масштабные реэисто- С ры, пятый, шестой, седьмой и восьмой операционные усилители, сумма- Я гор, первый, второй, третий и четВертый фазоинверторы, первый и вто" рой переключатели, блок определения знака сигналов, первый, второй, третий, четвертый, пятый и шестой ограничительные диоды, одиннадцатый,две" надцатый, тринадцатый и четырнадцатый масштабные резисторы. Выходы первого и второго фазоинверторов через одиннадцатый и двенадцатый масштабные резисторы подключены к инвертирующим входам пятого и шестого операционных усилителей, Выход третьего фазоинвертора соединен с первым входом сумматора, второй вход которого подключен к выходу седьмого операционного усилителя. Устройство позволяет вычислять функцию F = (2/х j" yà . I ил

1282163

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Цель изобретения — расширение диапазона изменения входных сигналов.

На чертеже изображена функциональная схема вычислительного устройства.

Устройство содержит вход 1 сигнала-делителя, вход 2 сигнала-делимого, вход 3 сигнала-сомножителя, выход 4 сумматор 5, первый 6, второй 7, третий 8 и четвертый 9 фазоинверторы, первый 10 и второй 11 переключатели, первый 12, второй 13, третий 14, четвертый 15, пятый 16, шестой 17, седьмой 18, восьмой 19, девятый 20, десятый 21, одиннадцатый 22, двенадцатый

23, тринадцатый 24 и четырнадцатый

25 масштабные резисторы, первый 26, второй 27, третий 28, четвертый 29, пятый 30 и шестой 31 ограничительные диоды, первый 32, второй 33, третий 34, четвертый 35, пятый 36, шестой 37, седьмой 38 и восьмой 39 операционные усилители, первый 40, второй 41, третий 42 и четвертый

43 логарифмирующие транзисторы,первый 44, второй 45, третий 46 и четвертый 47 антилогарифмирующие транзисторы, первый 48, второй 49,тре-. тий 50 и четвертый 5l токоограничительные резисторы, блок 52 определения знака сигналов, шину 53 нулевого потенциала.

Вычислительное устройство работает следующим образом.

Первый 32 и второй 33 операционные усилители совместно с первым

12 и вторым 13 масштабными резисторами, первым 26 и вторым 27 ограничительными диодами, первым логарифмирующим 40 и первым антилогарифмирующим 44 транзисторами, первым токоограничительным резистором 48 образуют первый логарифматор отноше-, ния сигналов. Пятый 36 и шестой 37 операционные усилители совместно с одиннадцатым 22 и двенадцатым 23 масштабными резисторами, третьим

28 и четвертым 29 ограничительными диодами, третьим логарифмирующим

42 и третьим антилогарифмирующим

46 транзисторами, третьим токоограничительным резистором 50 образуют второй логарифматор отношения сигналов.Третий 34 и четвертый 35 операционные усилители совместно с третьим 14 и четвертым l5 масштабными резисторами, пятым ограничительным диодом 30, вторым логарифмирующим 4 1 и вторым 45 антилогарифмирующим

5 транзисторами, вторым токоограничительным резистором 49 образуют первый антилогарифмирующий блок.Седьмой 38 и восьмой 39 операционные усилители совместно с тринадцатым

24 и четырнадцатым 25 масштабными резисторами, шестым ограничительным диодом 31, четвертым логарифмирующим 43 и четвертым антилогарифмирующим 47 транзисторами,четf5 вертым токоограничительным резистором 51 образуют второй антилогарифмирующий блок.

Восьмой 19 и девятый 20 масштабные резисторы могут быть заменены потенциометром для плавного изменения коэффициента деления резистивного делителя, образованного седьмым 18, восьмым 19, девятым 20 и десятым 21 масштабными резисторами.

Вычисление выражения вида

Я 3ч

F=(— ) (1) х где z х, у — входные знакопеременные сигналы;

n — показатель степени (0,2 < и < 5), реализуется в устройство с помощью

:логарифмического алгоритма

35 F = ++" о8 Сп

+ fog у) (2)

Первый и второй логарифматоры отношения сигналов и первый и второй

40 антилогарифмирующие блоки работают только при положительных сигналах на их входах.

При входных сигналах одной поляр-; ности в рабочем состоянии находится

45 один из логарифматоров отношения сигналов, а операционные усилители другого работают в качестве ограничителя напряжения. Например, при положительных сигналах с входов 1 и 2 работает только первый логарифматор отношения сигналов. При этом сигналы с помощью первого 12 и второго 13 масштабных резисторов преобразуются в ток ° Второй операционный усилитель

22 по цепи: первый токоограничительный резистор 48, переход база-эмиттер первого логарифмирующего транзистора 40, задает ток коллектора, ванный току, протекающему через вто3 12821 рой масштабный резистор 13. При этом напряжение перехода база-эмиттер первого логарифмирующего транзистора

40 равно логарифму сигнала с входа

2. Первый операционный усилитель 32 по цепи: первый масштабный резистор

12, восьмой 19 и девятый 20 масштабные резисторы, переходы база-эмиттер

;первого антилогарифмирующего 44 и и первого логарифмирующего 40 транзисторов задает ток коллектора первого антилогарифмирующего транзистора

44,равный току через первый масштабный резистор 12. При этом на десятом масштабном резисторе 21 и на седьмом масштабйом резисторе 18 формируются соответственно сигналы

Еор 2 — 10 х;

n (cog z — cog х), (3) (4)

20 где n — масштабный коэффициент резистивного делителя.

При отрицательных сигналах на входах 1 и 2 аналогично работает второй логарифматор отношения сигналов. 25

Благодаря соединению между собой эмиттеров первых и третьих логарифмирующего 40,42 и антилогарифмирующего 44, 46 транзисторов 40, первого и второго логарифматоров отношения сигналов обеспечена работа при вход.ных сигналах разной полярности.

Например, при положительном сигнале с входа 1 и отрицательном сигнале с входа 2 обратная связь в первом логарифматоре отношения осуществляется через пятый масштабный резистор 16, резистивный делитель, переходы базаэмиттер третьего логарифмирующего транзистора 42 второго логарифмато- 40 ра отношения сигналов и первого антилогарифмирующего транзистора 44 первого логарифматора отношения сигналов, так как на двенадцатом масштабном резисторе 23 второго лога- 45 рифматора отношения сигналов дейст- вует положительный сигнал. Второй операционный усилитель 23 первого логарифматора отношения сигналов в это время работает в качестве ограничителя напряжения. Сигнал на десятом масштабном резисторе 21 равен делителя, формируется модуль сигна ла по выражению (5). В зависимости от знака сигнала на входе 3 в работе находится один из антилогарифмирующих блоков.

Например, при положительном сигнале на входе 3 работает первый антилогарифмирующий блок. Обратная связь четвертого операционного усилителя осуществляется через второй токоограничительный резистор 49, переход эмиттер-база второго логарифмирующего транзистора 41, в коллектор которого задается ток, равный zorcy через четвертый масштабный резистор 15.На переходе базаэмиттер второго антилогарифмирующего транзистора 45 напряжение при этом равно

n (Fog z — fog х) + (og у. (6)

На выходе третьего операционного усилителя 34, т.е. на выходе первого антилогаоифмирующего блока, формируется сигнал (-) у. (7) х

При отрицательном сигнале на входе 3 работает второй антилогарифмирующий блок, а четвертый операционный усилитель 35 первого антилогарифмирующего блока работет в качестве ограничителя напряжения.Напряже- ние на выходе первого антилогарифмирующего блока равно нулю.

При положении контактов первого и второго переключателей 10411,соответствующем изображенному, правильное сочетание знаков входных и выходных соблюдается в четырех случаях из восьми возможных. В четырех остальных случаях необходимое инвертирование сигнала с входа 3 осуществляется с помощью первого,10 и второго 11 переключателей, управляемых блоком 52 определения знака сигналов.

Таким образом, предлагаемое вычислительное устройство обеспечивает работу во всех четырех квадрантах, что означает расширение диапазона входных сигналов.

n (fog z — Log х). (5)

Таким образом при любом сочетании знаков сигналов на входах 1 и

2 на десятом масштабном резисторе

21, т.е. на выходе резистивного

Формула изобретения

Вычислительное устройство, содержащее первый, второй, третий и четвертый операционные усилители, первый и второй масштабные резисторы, 1282163 первые выводы которых являются входами соответственно сигнала-делителя и сигнала-делимого устройства,вторые выводы первого и второго масштабных резисторов подключены к инвертирующим входам соответственно первого и второго операционных усилителей, третий масштабный резистор, подключенный между инвертирующим входом и выходом третьего операционного усилителя, четвертый масштабный резистор, первый вывод которого соединен с инвертирующим входом четвертого операционного усилителя, первый и второй логарифмирующие транзисторы, первый и второй антилогарифмирующие транзисторы, к инвертирующему входу первого операционного усилителя подключен коллектор первого антилогарифмирующего транзистора, эмиттер которого соединен с эмиттером первого логарифмирующего транзистора и через первый токоограничительный резистор соединен с выходом второго операционного усилителя, к инвертирующему входу которого подключен коллектор первого логарифмирующего транзистора, эмиттеры второго логарифмирующего транзистора и второго антилогарифмирующего транзистора через второй токоограпичительный резистор соединены с выходом четвертого операционного усилителя, к инвертирующему входу которого подключен коллектор второго логарифмирующего транзистора, коллектор второго антилогарифмирующего транзистора соединен с инвертирующим входом третьего операционного усилителя, базы первого антилогарифмирующего транзистора и второго логарифмирующего транзистора подключены к . шине нулевого потенциала. пятый,шес: той, седьмой и восьмой, девятый и десятый масштабные резисторы, первые выводы седьмого и восьмого масштабных резисторов соединены, второй вы вод восьмого масштабного резистора соединен с первым выводом девятого масштабного резистора, второй вывод ,которого соединен с первым выводом десятого масштабного реэистора,второй вывод которого соединен с вторым выводом седьмого масштабного резистора и с шиной нулевого потенциала, первый вывод десятого масштабного резистора подключен к базе второго антилогарифмирующего транзистора, о т л и ч а ю щ е е с я

5 !

20 тем, что, с целью расширения диапазона изменения входных сигналов, в него введены первый, второй, третий и четвертый фазоинверторы, блок определения знака сигналов, первый и второй переключатели, сумматор, первый, второй, третий, четвертый, пятый и шестой ограничительные диоды, пятый, шестой, седьмой и восьмой операционные усилители, третий и четвертый логарифмирующие транзисторы, третий и четвертый антилогарифмирующие транзисторы, третий и четвертый токоограничительные резисторы одиннадцатый, двенадцатый, тринадцатый и четырнадцатый масштабные резисторы, причем катод первого ограничительного диода соединен с инвертирующим входом первого операционного усилителя, к выходу которого подключены анод первого ограничительного диода, первый вывод пятого масштабноro резистора и первый вход блока определения знака сигналов, второй вход которого соединен с выходом второго операционного усилителя и с анодом второго ограничительного диода, катод которого подключен к инвертирующему входу второго операЗО ционного усилителя, выход пятого операционного усилителя подключен к аноду третьего ограничительного диода, а через шестой масштабный резистор соединен с вторыми вывоЗ5 дами пятого и восьмого масштабных резисторов, первый вывод первого. масштабного резистора через соединенные последовательно первый, фазоинвертор и одиннадцатый масштаб40 ный резистор подключен к катоду третьего ограничительного диода, .к инвертирующему входу пятого операционного усилителя и к коллектору третьего антилогарифмирующего

45 транзистора, база которого соединена с шиной потенциала, а эмиттер подключен к змиттеру третьего логарифмирующего транзистора и к первому выводу третьего токоограничи50 тельного резистора, второй вывод которого соединен с выходом шестого операционного усилителя, к инвертирующему входу которого подключен первый вывод двенадцатого масштаб55 Мого резистора и коллектор третьего логарифмирующего транзистора, база которого соединена с базой первого логарифмирующего транзистора и с первым выводом седьмого масштабного резистора, первый вывод второго масштабного резистора через второй фазоинвертор соединен с вторым выводом двенадцатого масштабного резистора, катод четвертого ограничительного диода подключен к инвертирующему входу шестого операционного усилителя, выход которого соединен с анодом четвертого ограничитель ного диода, выход третьего операци- fO онного усилителя через третий фазоинвертор подключен к первому входу сумматора, выход которого является выходом вычислительного устройства, катод пятого ограничительного диода соединен с инвертирующим входом четвертого операционного усилителя, к выходу которого подключен анод пятого ограничительного диода, к инвертирующему входу седьмого операцион- 20 ного усилителя подключен первый вывод тринадцатого масштабного резистора и коллектор четвертого антилогарифмирующего транзистора, база которого соединена с базой второго антнлогарифмирующего транзистора, змиттер четвертого антилогарифмирующего транзистора соединен с эмиттером четвертого логарифмирующего транзистора и с первым выводом, четвертого.токоограничительного реэистора, второй вывод которого подключен к выходу восьмого операционного усилителя и к аноду шестого ограничительного диода, катод которого соединен с инвертирующим входом восьмого операционного усилителя, с первым выводом четырнадцатого масштабного резистора и с коллектором четвертого логарифмирующего транзистора, база которого подключена к шине нулевого потенциала, второй вывод тринадцатого масштабного резистора соединен с выходом седьмого операционного усилителя и с вторым входом сумматора, вход четвертого фазоинвертора является входом сигнала-сомножителя устройства и соединен с информационным входом первого переключателя, информационный вход второго переключателя подключен к выходу четвертого фазоинвертора, первые выходы первого и второго переключателей соединены с вторым выводом четвертого масштабного резистора, второй вывод четырнадцатого масштабного резистора подключен к вторым выходам первого и второго переключателей, управляющие входы которых соединены с выходом блока определения знака сигна— лов.

1282163

26

Составитель О. Отраднов

Редактор Н.Бобкова Техред М.Ходанич Корректор Е.Сирохман

Заказ 7269/49 Тираж 670 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,