Система для передачи информации с двукратной фазовой манипуляцией сверточным кодом

Система для передачи информации с двукратной фазовой манипуляцией сверточным кодом

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике передачи и приема информации. По сравнению с а.с. № 1027748 увеличивается пропускная способность систем. Вновь введены на приемной стороне сумматор по модулю два, два умножителя , две линии задержки, два эл-та совпадения, три дополнительных ключа, два сумматора-накопителя, вычитатель, решающий блок и управляемый делитель, на передающей сторон е сумматор по модулю два. Управляемый распределитель импульсов содержит последовательно соединенные кодер сверточного кода, эл-т совпадения, пороговый блок, ключ, .кольцевой регистр и коммутационную матрицу. 1 з.п. ф-лы, 2 ил.

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А2 (19) (11) (5D 4 С 08 С 19/12 Н 04 L 27/18

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

sf @j

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ -ъ;.

1 ф g. г

Г (56) Авторское свидетельство СССР № 1027748, кл. С 08 С 19/12, 1982. (61) 1027748 (2 1) 3653168/24-09 (22) 18,10.83 (46) 07.01.87. Бюл. № 1 (72) Я.Д.Хацкелевич и В.В,Березкин (53) 621.398.14(088.8) (54) СИСТЕМА ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ

С ДВУКРАТНОЙ ФАЗОВОЙ МАНИПУЛЯЦИЕЙ

СВЕРТОЧНЫМ КОДОМ (57) Изобретение относится к технике передачи и приема информации. По сравнению с а.с. ¹ 1027748 увеличивается пропускная способность систем.

Вновь введены на приемной стороне сумматор по модулю два, два умножителя, две линии задержки, два эл-та совпадения, три дополнительных ключа, два сумматора-накопителя, вычитатель, решающий блок и управляемый делитель, на передающей стороне сумматор по модулю два. Управляемый распределитель импульсов содержит последовательно соединенные кодер сверточного кода, эл-т совпадения, пороговый блок, ключ,,кольцевой регистр и коммутационную матрицу. 1 з.п. ф-лы, 2 ил.

1282181

Изобретение относится к технике передачи и приема информации, кодируемой сверточным кодом в одно- и многоканальных системах связи с однократной или многократной фазовой манипуляцией путем исключения из передаваемой информации служебной информации, обеспечивающей словную синхронизацию, и является усовершенствованием известной системы по авт.св, Н 1027748.

Цель изобретения — увеличение прогускной способности системы для передачи информации с двукратной фазовой манипуляцией (ДФМ) сверточным кодом, На фиг. 1 и 2 представлена структурная электрическая схема системы для передачи информации с ДФМ сверточным кодом.

Система для передачи информации содержит на передающей стороне многоканальный кодер 1 сверточного кода, первый 2, второй 3, третий 4, четвертый 5, пятый 6 и шестой 7 коммутаторы, первый 8, второй 9, третий !0 и четвертый 11 буферные регистры, первый 12 и второй 13 ключи, распределитель 14 импульсов, модулятор 15 и сумматор 16 по модулю два, а на приемной стороне — демодулятор 17, первый 18 и второй 18 аналого-цифровые преобразователи, первый 20, второй 21, третий 22, четвертый 23, пятый 24, шестой 25 и седьмой 26 ком- мутаторы, первый 27, второй 28,. тре-. тий 29 и четвертый 30 буферные регистры, управляемый переключатель 31, первый 32 и второй 33 ключи, кольцевой q-ичный коммутатор 34, сумматор

35 по модулю два,управляемый распределитель 36 импульсов, в состав которого входят кодер 37 сверточного кода, блок 38 выделения тактовой часто-, ты (ТЧ), элемент 39 совпадения, порога" вый блок 40, ключ 41, кольцевой регистр

42 и коммутационная матрица 43, декодеры 44, -44 сверточного кода, управляемый делитель 45, первая 46 и вторая 47 линии задержки, первый 48 и второй 49 элементы совпадения, первый 50 и второй 51 умножители, первый 52, второй 53 и третий 54 дополнительные ключи, первый 55 и второй

56 сумматоры-накопители, вычитатель

57 и решающий блок 58.

Система для передачи информации с

ДФМ сверточным кодом работает следующим образом.

Многоканальный кодер I формирует независимых канальных последовательностей, каждая из которых соответствует одной из k-разрядных информационных последовательностей. На выход многоканального кодера 1 в каждый данный момент времени поступают два символа от какой-либо одной последовательности, причем один из кодовых символов инвертируется в сумматоре 16 по модулю два с появлением каждой словной метки. Распределитель .14 импульсов путем соответствующего управления первым 2, вторым 3, третьим 4, четвертым 5, пятым 6 и шестым 7 коммутаторами и первым 12 и вторым 13 ключами на передающей стороне формирует выколотый сверточный

1+m код с заданной скоростью R = — — —, n+m не пропуская определенные кодовые символы на входы первого 8, второго 9, третьего 10 и четвертого 11 буферных регистров и заполняют поочередно первый 8 и второй 9 буферные регистры, третий 10 и четвертый 11 буферные регистры таким образом, что кодовые символы, находящиеся в обоих буферных регистрах, например в i-м разряде, принадлежат одной кодовой последовательности, в следующем (i + i)-м разряде — другой кодовой последовательности и т.д. В то время как одна пара буферных регистров заполняется, с другой пары буферных регистров производится параллельное считывание символов на модулятор 15.

Длина буферного регистра L> для фиксированной кодовой скорости

+ ш

К вЂ” — — определяется как

n + m

Lо= (m + n)k 5 где и — число кодированных символов или кодовых полиномов; ш — число сдвигов информационного сигнала.

На приемной стороне заполнение и

50.считывание первого 27, второго 28, третьего 29 и четвертого 30 буферных регистров производится по той же самой программе, что и на передающей стороне„ с тем только отличием, что

55 буферные регистры 27-30 представляют собой не двоичные регистры, а

q-ичные регистры, которые заполняются параллельным q-разрядным двоичным кодом с выходов первого 18 и второ1282 181 го 19 аналого-цифровых преобразователей в моменты опроса последними выходных сигналов с демодулятора 17

При подаче сигналов с подавленной несущей из-за неоднозначности фазы принимаемого сигнала введен управляемый переключатель 31, который, в случае если фаза сигнала сдвинута на

/ 1 осуществляет перекоммутацию входных потоков. Если фаза сдвига сдвинута на 11, то вместо перекоммутации входных потоков производится инверсия знака символа; Управление. данным блоком осуществляется на основе сравнения и анализа выходной информации .с декодеров 44 1 — 441, сверточного кода и поступающих на их вход кодовых последовательностей с шестого 25 и седьмого 26 коммутато- 2О ров, аналогично как это делается для установления узловой синхронизации.

При четырехфазной манипуляции операция установления узловой синхрониза ции и раскрытия фазовой неопределен- 2 ности совмещаются. При правильном . выполнении указанных операций на каждый иэ и декодеров 44 поступает независимая q-ичная последовательность канальных символов, За счет

Так как число искаженных символОВ за счет действия шумОВ и среднем одинаково на входах элементов 48 и -9 совпадения, то неравенство в числе искаженных омволов в основном определяется наличием инверсий символов от словной метки синхронизации. Это нераве11с .во особо подчеркнуто за счет стробнрования выходов элементов 48 rr 49 совпадения с частотой словных меток синхронизации, которое осуществляется первым и вторым дополнительными ключами 52 и 53, управление которых производится с зь.хода управхыемого делителя, на

/ вход которого поступает тактовая того, что каждая пара символов, передаваемых по. каналу связи в данный момент времени, принадлежит одной кодовой последовательности, так называемые межканальные помехи, приводящие к перекачке энергии из одного канала в другой, при фазовом сдвиге принимаемого вектора сигнала относительно спорных сигналов, при обработке данных символов в целом в одном декодере 44 приводят к существенно г еньшим потерям.

Йа прчемнок стороне, есл r c.÷ì r . л, соответствующий словной метке, не инвертнрован обратным образом, то в декодере 44 он принят как ошибоч1 ый.

Благодаря вь1сокой корректирующей способности декодеров 44 сверточного кода и при относительно высокой скважности словной метки синхрониза$ 1 1 пни икфОрмация ка В61ходе декодера 44 сверточного декода имеет существен- но меньший уровень ошибок, чем на входе. Для простоты рассуждений по-лагают,- что информация на выходе декодера 44 сверточного кода безумии- Ы бoчна, На первые вхсды перво:a - :8:-::iтоporo 49 эл,: ментов совпаце1;ия ..е е -„. первую 46 и вторую 47 линии задержки поступают канальчые кодовые последовательности, которые подаются на два входа кольцевого а-ичного коммутатора 34. На вторые входы первого 48 и второго 49 элементов совпадения поступают аналогичные кодовые последовательности, которые формируются путем повторного кодирования выходной информации кодера 37 и "вычеркиванием" или обнулением) тех символов кодовой последовательности, которые согласно структуры выколотого сверточного кода с кодовой скоростью

1-,+ n

R = -- — — должны быть исключены.

m + n

Структура выколотого сверточного кода задается коммутационной матрицей 43, вьгходные сигналы которой с первый двух выходов подаются на первый 50 и второй 51 умножители, на вторые входы которых поступают кодовые последовательности с кодера 37.

Выходы умножителей 50 и 51 поступают на вторые входы элементов 48 и 49 совпадения. Линии задержки 46 и 47 обеспечива1от временное согласование кодовых последовательностей, поступающих на разные входы элементов 48 и 49 совпадения.

На выходе первого элемента 48 совпадения формируются 0" для всей последовательности принимаемых символов, за исключением тех позиций, в которых они искажены шумами. В указанных пози1иях формируются

Аналогично, для вгорого элемента 49 совпадения "Оч формируются на всех псзициях, кроме тех, в которых принимаемые символы искажены шумами или инвертированы словными метками сннг„„"orrèç àöHè, 1282181

" астс т. .: выхода блока 38 выделения

ТЧ, а с выхода снимаются славные мет«си сияхра.?лэ,ция,, фаза которых дискретно смещается по сигналам управления с решающего блока 58.

:.. игяалы у? равления с решающего блока 58 вырабатываются по результатам,равнения величины разности с .†.ь?ходе? вычятателя 57 с порогом. Если раэ;"ость меньше порога, та выдается сиг11ал яа сдвиг фазь! и одновременно -:а1;рива:;.".?cp. Третий дополнительный

:,луч 5с1- «Когда фаза славной метки

::.яхраяиэ"ции совпадает с положением

:" -:.:а . В !-.;аз;«Я11 Емай ИНфаРМаЦИИ, СУМ-т?Ь1 яа Bb?_#_GJJc!K ПЕDIIOFG H ВтОрОГО СуМ:",". О-.с p -:; .:.,Опителе?л 5 и 56 сущест-: =1!я о р". злячя.а тся,. ч, ледовательно, ря -«I?а-.ть с 33ы !ита "еля 37 превьппает

1, вша? ?т1е бл. K - 5(3, что сигН .3-".ИЭ Г"" < (ча", ОГДЕЯИГ СЛОВНОЙ CBH

;:.:3 -я -:,:Л- :;11ÎIGM яЕ Пат?ВЛ-.Ется ..;.,:,=, -,—:,;оаВЛЕЯИЯ СДВг-ГОМ фаэ, Эа-G::; ..:pсга «:..,«с...а р -шающе?а блока 5;; пс:" ! L=,"Iяетс11 с 1лг?3.3. :;1правл; и. тле ьим ьн.;= ;-: —;ся тл оран;(ка . сивые

-,:;«? 1;ii сияхра .иэе«г«ни я«3 выход и на сумматор 35 па мадугпо,";ва - тei

;.".*: исг?рав?«:;ь к(1дов.лп послецава(-,4 ., :. 1..««.,>,.11: Ь.I Э .;;::,;;.: R8 ЬХС;а1(f

?тврва1«-, -. i «,О" GOCil i: 51 С.т1-.Мат Ср 1В

IIG 78 а . .,1 ц Е 1;Н 1О?.; . 1(1.1И1-1;.т?1

Сл . ЬЯ . :.:. С.".ЯХОО1ПЛЗа««« та ««с тия решения в решающем блоке 58 по калят?ИЮ СИГЯала Яа ВЫ саПЕ тт«ЕЬЕ"О

Г

:сад ре:,: а1Още. о блока Й.,"т«13 во:..я1

:. г . е, 1«ттт?- 11-,:ззып!е?лии I :.G оа; а пс-С/

ТР = ÒIII-I ДОПОЛ1!ЯТ =IIÜ "i

ЭТОМ JIG! Ii?(8 У11 2аЯЛЕЯИ 1 (1ЭВВ а?а:, Стт к т.-сходкой, i i 6« : с! а з .>,; т е ti « It

1, я ТЕМа ц?«я ?твттвттатт?т тттт 3?а?3Ма? .ЛЯ С «!АУ .",За . ЧОГ фа= G, . -1 МЯНИС1У!a."-".." : .11 ",.ЯЗ, «i ««1 КОДОМ 10 88"!, CB

;-. ? ч а ю щ а я с я

<. да«ЛЬЮ !ВЕЛ!".. Еяня щ:ПуС?C..>d С! !ÎG(;: н(т . И (НС . Л. н. 1- ЕдаЕ «,;Й стсрояе введен с.умматар 1!О ма5 !

О

1 «

« >lJ

ЗО

-ю

ГГЖ, т It(Г«1 ?т От-1! jт 13ЫХОД у?тРЯПт(ЯЕ тГ О

«?.-",гг"" т«11, .;:; Вкадтт КОТОРО "G ПОЦКЛyЧ?З1,:

:ре Оий qoiioJiяителькый выход управля-ема.:а распрсделителя импульсов, а ,ь?хая "v=-т >ceo лополяительяoго кл (3««-I

ПОДКГИОт?ЕЯ ?С ДР т!. ОМУ .23ХОДУ СУММс?ТОР :. па;тадугпо два, причем выход yiipawiiiЕ iox"u ДЕЛИТЕЛЯ ЯВЛЯЕТСЯ ВЫХОДОМ.«тавяой синхронизации:

2. Система -;а и. 1 а т л ., а-!

О Щ а Я С !JI ТЕМ„ЧТО УП«Ра .".ТЯЕ;"1ЬЬ распределитель -.:МЛ73?.-.--.ая са-;вой по.яецовательно соединенные кодер свертсчнаго када, элемент савпадедулю два, причем второй выход многоканального кодера сверточного кода подключен к второму информационному входу первого коммутатора через сумматор по модулю два, другой вход которого является входом сигнала словнол синхронизации, а на приемной стороне введены сумматор па модулю

I два, два умножителя, две линки зацержки, два элемента совпадения, три. дополнительных ключа, два сумматоранакопителя, вычитатель, решающий блок и управляемый делитель, причем второй выход шестого коммутатора со-единен с вторым информационным входа". кольцевого q-ичнога коммутатора через сумматор по модулю два, первый я второй информационные входы кольцевого (2-ичяаго коммутатора объединены соответственно через первую и вторую линии задержки с первыми входами гервого и второго элементов совпадения, к вторым входам которых подключены соответственно выходы первого и =-тарага умножителей, первые входы которых абъединень> саатветГТВЕ?ткс С УПРаВЛЯЮЩИМИ ВХОДаМИ ПЕРВО . го и второго ключей, а к вторым входапм первого и второго умножителей подключены соответственна первый и второй дополнительные выходы управ„Iÿ(1I IGãG распределителя импульсов, эь-:«сды первого и B7opoi о элементов ..:ЗГ а:,а;IИЯ ПОДК2НОЧЕно! С;.3ОТЭЕГСТВЕЯ-- яа чар = .ç " ервый и второй дапалниz 3 .ьяи = \(л1Очи ., входам пеавога и ьт; рога су .маторав-накопителей, выходи которых подключены через вычитатель ка входу решающего блока, один выход которого Подкл!Очек к управляющему .входу управляемого делителя, а друг 1«; " :.:::з;.с †:. входу третьегс допал" I1 Ðf ::. I 2 G Кттшяа I-. ттлааВЛЯЮ?ПЕМт«

РХОДУ КОТОРОГО И К Ут1РаВЛЯЮЩИМ ЕХО

-!а«3 "«;.«ОЭОГО и В «аттаГО Д -1ПО11ЯЯ Ет?1«1?ЬО.

Составитель В. Евдокимова

Техред Л.Олейник Корректор А. Обручар

Редактор Н. Бобкова

Эакаэ 7272/50

Тираж 542

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раутская наб °, д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

7 i 28218 ния, пороговый блок, ключ, кольцевой регистр и коммутационную матрицу, вход кодера сверточного кода объединен с входом блока выделения тактовой частоты, выход которого подключен к другому входу ключа, причем второй и третий входы элемента совпадения и вход кодера сверточного кода являются соответственно первым, вторым и третьим входами, выходы коммутационной матрицы являются управляющими выходами, а выходы кодера сверточного кода и выход блока выделения тактовой частоты — соответственно первым, вторым и третьим дополнительными управляющими выходами управляемого распределителя импульсов.