Устройство для вычисления коэффициентов фурье

Устройство для вычисления коэффициентов фурье

Иллюстрации

Показать все

Реферат

 

Изобретение относится к специализированным средствам вычислительной техники, предназначено для определения дискретного преобразования Фурье при работе в реальном масштабе времени. Цель изобретения - упрощение устройства. Поставленная цель достигается за счет того, что устройство содержит блок 1 управления, накапливакицие сумматоры ,, два блока памяти, два мультиплексора аналого-цифровой преобразователь 6, элемент НЕ, сумматор по модулю два 14, регистр 12, триггер 7, элемент 9 И, элемент 10 задержки, счетчик 11. 3 ил. с S

СОЮЗ СОВЕТСНИХ

СОЩЕЛИСТИЧЕСНИХ

РЕСПУБЛИК (дд 4 G 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИД=ТЕЛЬСТВУ (21) 3931684/24-24 (22) 19.07.85

Т46) 15.01.87. Бюл. у 2 (71) Институт кибернетики им. В.И. Глушкова (72) В.П. Боюн и А.Н. Головин (53) 681.32(088.8) (56) Авторское свидетельство СССР

Р 537349, кл. Г 06 F 15/332, 1976.

Смирнов И.М. и др. Проектирование специализированных информационно-вычислительных систем. И.: Высшая школа, 1984, с. 96, рис.3.1.2 ° (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОЭФФИЦИЕНТОВ ФУРЬЕ

„„Я0„„1283790 А 1 (57) Изобретение относится к специализированным средствам вычислительной техники, предназначено для определения дискретного преобразования

Фурье при работе в реальном масштабе времени. Цель изобретения — упрощение устройства. Поставленная цель достигается за счет того, что устройство содержит блок 1 управления, накапливающие сумматоры 3 -3, два блока памяти, два мультиплексора

5 -5, аналого-цифровой преобразователь 6, элемент НЕ, сумматор по модулю два 14, регистр 12, триггер 7, элемент 9 И, элемент 10 задержки, счетчик 11. 3 ил.

1 128379

Изобретение относится к специали- зированным средствам вычислительной техники, предназначено для определения коэффициентов дискретного преобразования Фурье при работе в ре- 5 альном масштабе времени.

Цель изобретения — упрощение устройства.

На фиг, 1 приведена схема устройства; на фиг. 2 — блок-схема аналого-цифрового преобразователя; на фиг. 3 — то же, блока сравнения.

Устройство содержит блок управления 1, первый 21 и второй 2 блоки памяти, первый 3, второй 3z, третий

Зэ и четвертый 3 накапливающие сумматоры, элемент НЕ 4, первый 5, и второй 5 мультиплексоры, аналого— цифровой преобразователь (инкрементного типа) 6, причем блок управления содержит триггер 7, генератор 8 тактовых импульсов, элемент И 9, элемент 10 задержки (триггер типа D), советчик 11 регистр 12 накапливающий

25 сумматор 13, сумматор 14 по модулю два> вход 15 запус <а устройства, вход 16 задания гармоник, информационный вход 17 устройства, выход 18 окончания вычислений, выходы мнимой

19 и действительпой 20 частей резуль- ЗО тата.

Аналого-цифровой преобразователь (инкрементного типа) (фиг. 2) содержит вычитатель 21, нуль-орган 22, пороговый блок 23, блок сравнения 24, З5 накапливающий сумматор 25, цифроаналоговый преобразователь 26 и шифратор 27, Вход 28 начальной установки . аналого-цифрового преобразователя, тактовый вход 29, выход приращений 40 .i0, знаковый выход приращений 3 1.

Блок определения приращения (фиг. 3) содержит группу элементов

И 32, группу триггеров 33 и группу элементов НЕ 34 . 45

Устройство работает следующим образом.

IIo сигналу, поступающему на вход запуска 15 устройства, происходит установка в единичное состояние триг-QQ гера 7 и в начальное состояние счетчика 11 и сумматора 13 блока управления, аналого-цифрового преобразователя 6 и накапливающих сумматоров

3,3 >,3 ° и 3,, причем начальное состояние первого 3 sTopo о 3 акапливающих сумматоров равно соответственно значению (-sin 0)=0 и (-cos О) = -1 в дополнительном коде, 0

На вход 16 задания гармоник поступает двоичный код номера гармоники, который записывается в регистр

12. Разрядность регистра 12 должна быть не меньше 3o8,k, где k — максимальный номер гармоники.

Аналоговый сигнал x(t) поступает на вход 17 аналого-цифрового преобразователя 6.

Аналого-цифровой преобразователь инкрементного типа работает следующим образом, Сигналом "Запуск" по входу 28 осуществляется сброс в "0" накапливающего сумматора 25. На вход 17 подается аналоговый сигнал, на вход 29 — тактирующие импульсы. Вычитатель 21 определяет разность между входным напряжением по входу 1? и напряжением обратной связи с выхода цифроаналогового преобразователя 26, которая прикладывается к входу нульоргана 22 и входу порогового блока

23. Знакочувствительный пороговый блок 23 срабатывает при достижении напряжением разности значений IIopo гов, на которые настроены (например, г-М по двоичному закону: 1,2,4,8,...2 ) условных единиц (где 1 — длина кода приращения). Блок сравнения 24 в моменты времени, определяемые тактовыми импульсами с входа 29, выделяет выход порогового блока 23 из числа сработавших. Нуль-орган 22 в те же моменты времени определяет знак напряжения разности, которая поступает па знаковый выход приращений 31 аналого-цифрового преобразователя и на управляющий вход накаппивающего сумматора 25.

Коды с выхода блока сравнения

24 представляют собой приращения входного сигнала, округленные до значения кратного целой степени двойки, т.е. представляют собой одну единицу в соответствующем разряде кода (позиционный код) . Коды с выхода блока сравнения 24 поступают через шифратор 27 на выход приращений 30 аналого-цифрового преобразователя.

Код знака напряжения разности с выхоца нуль-органа 22 настраивает накапливающий сумматор 25 по управляющему входу на выполнение оператрти

Сложение или Вычитание, В моменты времени, определяемые тактовыми импульсами, накапливающий сумматор 25 добавляют к своему содержимому или вычитает из него единицу соответст1283790 вующего разряда, поступившую с блока сравнения 24.

Частота следования тактовых импульсов, поступающих На тактовый вход вход 29 аналого-цифрового преобразователя, определяет частоту дискретизации входного сигнала x(t).

Импульсы с выхода генератора тактовых импульсов 8 через элемент И 9 поступают на тактовые входы накапли- 10 вающего сумматора 13 блока управления 1, первого 3 и второго 3- накапливающих сумматоров и на вход элемента задержки 10. По этому сигналу содержимое регистра 12 прибавляется к содержимому сумматора 13 и содержимое из первого 21 и второго

2> блоков памяти поступает на входы накапливающих сумматоров 31 и 3, за исключением первого такта работы устройства, когда содержимое накапливающих сумматоров 3,и 3> не изменяется. Спустя один такт по сигналу с выхода элемента задержки 10 осуществляется наращивание счетчика 11, преобразование входного сигнала х() из аналоговой фермы в дискретную аналого-цифровым преобразователем 6 и прием информации из накапливающих сумматоров 3, и 3 через мультиплексоры 5 и 5 в накапливающие сумматоры 3> и 3 соответственно. Муль— типлексоры 51 и 5> осуществляют сдвиг кодов содержимого сумматоров 3 и 3> в сторону младших разрядов, если ве- 35 личина приращений ь х„ сигнала

x(t) по модулю меньше единицы и в сторону старших разрядов, если величина приращений дх; сигнала х(t) по модулю больше единицы на количест-40 во разрядов, равное коду на выходе приращений аналого-цифрового преобразователя 6. Разрядность сумматора 13 и счетчика 11 блока управления равна Lop>N.

Если значение приращения ьх„ положительное, т.е. на знаковом выходе приращений аналого-цифрового преобразователя 6 равно "0", то коды содержимого накапливающих сумматоров 31 50 и 3>,поступающие через мультиплексоры 5, и 5 на входы соответственно третьего 3 и четвертого 3 накапь ливающих сумматоров со сдвигом íà m разрядов, суммируются с содержимым 55 накапливающих сумматоров 3 и 3 соответственно. Значение m определяется величиной приращения входного сигнала на выходе приращений аналого-цифрового преобразователя6 в

1-м такте работы устройства и численно равно номеру разряда, содержащего единицу в коде приращения h,х сигнала x(t).

Если же приращение ьх; отрицательное, т.е. на знаковом выходе приращений аналого-цифрового преобразователя 6 равно "1", то коды содержимого накапливающих сумматоров

3, и 32, поступающие через мультиплексоры 5 и 5 на входы соответственно третьего 3 и четвертого 3 накапливающих сумматоров со сдвигом на

m разрядов, вычитаются иэ содержимого накапливающих сумматоров 3 и

3 соответственно. Управление режимом "Суммирование" и "Вычитание" на накапливающих сумматорах 3 и 3 осуществляется сигналом на знаковом выходе приращений аналого-цифрового преобразователя 6, который подключен к управляющему входу накапливающих сумматоров 3 и 3 .

В первом блоке памяти 21 записаны значения fr =sin (Iht&), а во втором блоке памяти 22 — значения fy=

= cos (Tat&) в интервале аргумента этих функций (О -7(/2), где 1 =

= 0,1,2,... ((П-1)/4 ) — номера отсчетов; ht =Т/N — интервал дискретизации по времени; M- частота основной гармоники.

Определение знаков sin (Mt и

cos (is ) где i=0,1,2,... (N-1) — номера отсчетов, осуществляется с помощью схемы "сложение mod 2" 14 и двух старших разрядов сумматора 13 блока управления 1, которые определяют номер квадранта аргумента функций sin(t©) и cos (Ы с >) ° Остальные разряды сумматора 13 блока управления 1 определяют адрес значения sin (ЫМ) или cos (idtQ) в соответствующем блоке памяти.

По достижению заданного числа отсчетов, равного N на выходе переполнения счетчика 11 появляется сигнал, свидетельствующий о том, что в накапливающих сумматорах 3 и 3 накоплено истинное значение коэффициентов дискретного преобразования Фурье. С выхода переполнения счетчика

11 сигнал поступает на нулевой вход триггера 7 и выход готовности результата 18 устройства.

Частота дискретизации входного сигсигнала x(t), поступающего на вход 17

1283790

cos t (N-1) д t«)g, причем сов(m„,м«3)

ГО 1= 1-Д б 1,ш; д «)) =С;

cos (н; д t ) х;,— s>gn (х(1) -х „g) ° 2

1Î иС=О

hxN I S,, s1n (ш дt.(3)

11)1=0

l4- I.

> sin (ш д (0), ), 4

S о где

В(Ы) 25 причем иS=Î

35 и учи Гыв яя, чт о

40 получаем причем значением sign х()-х; )осуществляется задание операции "Сложе5О ние" или "Вычитание" на накапливак)щих сумматорах 3 и Зл, а операция

2 :, S и 2 С „ осуществляется на мультиплексорах 5, и 5 соответствен- но путем сдвига S и С„ ня ш рязря 5 дов в сторону младших разрядов для

Мх 1 1 °

Управляющие входы первого 3, и второго 3> накапливающих сумматоров через элемент НЕ 4 подключены к нулеcos (m,дй«0), рл О соs (m дtM), где С,, ((,=О устройства, равна час готе генератора гактовых импульсов 8, Алгоритм работы устройства своДится к следующему.

Приращения д х .„ входного сигнала в каждом такте работы устройства оп ределяются соотношением где х;, х(— отсчеты входного сигнала х(t) в (j-1)-м и j-м тактах работы устройства;

2 — единица в m-м разряде кода приращения дх1, причем m=1,r.

Коэффициенты ДПФ равны

А (k<) — ) х ° cos (i t«)k), 1=О

В (1с()) == х; ° sin (1д «Ъ.)

3cQ где 1 — номер гармоники.

Представив значение А(Ь )) и для 1<=1 в виде:

А(4=х, соз (Одг.- )+...+х; cos(i>tQ)+

+...+х ссз (И-1) д tM) H((-- ) xQ sin (Од -«.))+...+х„з1п(1дЬ.Ъ)+

+ .. +х s in ((N-1) D t(aj, I

J х„=hx(, +6х, +,...,+ Ь х; —,) дХ .— о

А(. )) =дх „I c o s (0 д t«)) + +

>. cos ((N-1) s. tlat/)+

+дх сîs(1 > tQ)+...+

+cos ({N-1) > t«- )j) +,...,+

+Ss„,icos ((11-1) 1. д))=

=дхО . Со +дх1С) + ° ° ° э+ьхй-(С)1(-1

Проведя аналогичные преобразова ния и для В (M), получим

/ дхо Во + х 81 + ю ° ь+

S.,= sink (Ы-1)д Ч, l4-1 з1п (т;,дь4-sin(m„

= SJ- — sin (m„6tM).

В устроис ве вычисления $ и С

< з где i=0, N-1 выполняются на накапливающих сумматорах 31 и 3 соответ2 ственно.

Вычисление дх„С; и дх„«S „выполняется согласно выражениям д% С.) = sign (х()-х.„1) ° 2 . С

sign (x(t)-х„1 "2 °

1283790 вому потенциалу корпуса устройства, что обеспечивает задание им режима

"Вычитание".

Формула изобретения

Устройство для вычисления коэффициентов Фурье, содержащее триггер, выход которого подключен к первому входу элемента И, выход которого под-10 ключен к тактовым входам первого и второго накапливающих сумматоров и входу. элемента задержки, выход которого подключен к тактовым входам третьего и четвертого накапливающих сум- 15 маторов и счетному входу счетчика, вывыход которого является выходом окончания вычислений и подключен к входу установки в "0" триггера, вход установки в "1" которого объединен с ус- 20 уановочными входами счетчика, первогго второго, третьего и четвертого накапливающих сумматоров и является входом запуска устройства, регистр и генератор тактовых импульсов, вы- 25 ход которого подключен к второму вховходу элемента И, а выходы третьего и четвертого накапливающих сумматоров являются выходами соответственно реальной и мнимой частей результата 30 устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно Содержит два блока памяти, пятый и шестой накапливающие сумматоры, сумматор по модулю два, два мультиплексора, элемент НЕ, пороговый блок, блок сравнения, шифратор, нуль-орган, вычитатель и цифроаналоговый преобразователь, выход которого подключен к первому входу вычитателя, выход которого подключен к входу нуль-органа и входу порогового блока, выход которого подключен к входу .блока сравнения, выход которого подключен к входу шифратора и информационному входу пятого накапливающего сумматора, выход которого подключен к входу цифроаналогового преобразователя, выход шифратора подподключен к управляющим входам первого и второго мультиплексоров, выходы которых подключены к информационным входам соответственно третьего и четвертого накапливающих сумматоров, знаковые входы которых объединены со знаковым входом пятого накапливающего сумматора и подключены к выходу нуль-органа, выход регистра подключен к информационному входу шестого накапливающего сумматора, выход которого подключен к адресным входам первого и второго блоков памяти, выходы которых подключены к информационным входам соответственно первого и второго накапливающих сумматоров, выходы которых подключены к информащ онным входам соответственно первого и второго мультиплексоров, знаковые входы первого и второго накапливающих сумматоров подключены к выходу элемента HE вход которого является входом логического нуля устройства, входом задания гармоники которого является информационный: вход регистра, выход элемента И подключен к тактовому входу шестого накапливающего сумматора, выход первого разряда которого подключен к входу старшего разряда первого накапливающего сумматора и первому входу сумматора по модулю два, выход которого подключен к входу старшего разряда второго накапливающего сумматора, второй вход сумматора по модулю два подключен к выходу второго разряда шестого накаплиьающего сумматора, установочный вход которого объединен с установочным входам пятого накапли. вающего сумматора и подключен к входу запуска устройства, выход элемента задержки подключен к выходам чтения первого и второго блоков памяти и тактовым входам пятбго накапливающего сумматора и блока сравнения, а второй вход вычитателя является ин формационнымм входом устройства.

1283790

ç2 фиаР

Составитель А, Баранов

Техред g.Попович Корректор И. Иаксимишинец

Редактор В. Ковтун

Заказ 7444/49 Тираж 670 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, R-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная,