Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных цифровых вычислительных машинах. Цель изобретения - повьппение быстродействия устройства. Устройство содержит блок 1 памяти микропрограмм, блок 2 памяти микропрограмм прерываний , счетчик 3 адреса, регистр 4 адреса, мультиплексор 5 проверки условий, регистр 6 микрокоманд, элемент И 7, блок 8 элементов Ш1И, и элемент 9 ИЛИ. Поставленная цель достигнута за счет реализации микропрбграмм обработки команд и микропрограмм обработки сигналов прерывания в различных блоках микропрограмм , 3 ил. . с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ БЛИН (19) (11) (51) 4 С 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCHOMY СВИДЕТЕЛЬСТВУ

tPue.1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3828343/24-24 (22) 26.12.84 (46) 23.01.87. Бюл. Р 3 (72) А.Д. Гвинепадзе, В.Н.Мартынов, А.В.Мыскин, В.А.Торгашев и А. Г.Ки.реев (53) 681.32 (088.8) (56) Авторское свидетельство СССР

У 935959, кл. G 06 F 9/22, 1980.

Авторское свидетельство СССР

Р 643874, кл. G 06 F 9/22, 1976. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных цифровых вычислительных машинах. Цель изобретения — повьппение быстродействия устройства. Устройство содержит блок 1 памяти микропрограмм, блок 2 памяти микропрограмм прерываний, счетчик 3 . адреса, регистр 4 адреса, мультиплексор 5 проверки условий, регистр 6 микрокоманд, элемент И 7, блок Я элементов ИЛИ, и элемент 9 ИЛИ, Поставленная цель достигнута за счет реализации микропрограмм обработки команд и микропрограмм обработки сигналов прерывания в различных блоках микропрограмм. 3 ил.

12

Изобретение относится к вычислительной технике и может быть исполь85469 2

DOAOA1A2 + D1AOA1A2 + D2A0A1A2 +

+ РЗяОА1А2 + Ь4AOA1A2 + D5AOA1A2 +

55 зовано в универсальных и специализированных цифровых вычислительных ма— шинах, Цель изобретения — повышение быстродействия устройства.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 алгоритм его работы; на фиг. 3 формат микрокоманд, Устройство (фиг. 1) содержит блок

1 памяти микропрограмм, блок 2 памяти микропрограмм прерываний, счетчик

3 адреса, регистр 4 адреса, мультиплексор 5 проверки условий, регистр

6 микрокоманд, элемент И 7, бчбк 8 элементов ИЛИ, элемент ИПИ 9 и имеет вход- 10 условий устройства, вход

11 запуска устройства, группу входов

12 условий прерывания устройства, выход 13 устройства, синхровход 14 устройства.

Устройство работает следующим образом (фиг.2).

При поступлении на второй вход элемента ИЛИ 9 сигнала установки по входу старших разрядов регистра 4 адреса происходит занесение начального адреса на регистр 4 адреса и по о этому адресу выбирается команда из блока 2 памяти микропрограмм прерываний, которая через блок 8 элементов ИЛИ заносится на регистр 6 микрокэманд. Блок 1 памяти микропрограмм на время действия сигнала установки находится в отключенном состоянии, а счетчик 3 адреса — в режиме загрузки. С регистра 6 микрокоманд адресная часть разрядов микрокоманды заносится в счетчик 3 адреса, после окончания сигнала установки блок 2 памяти микропрограмм прерываний отключается, одновременно с этим включается блок 1 памяти микроцрограмм, а счетчик 3 адреса переключается в режим счета, в результате чего происходит последовательное формирование микрокоманд, которые через блок

8 элементов ИЛИ заносятся на регистр

6 микрокоманд. При появлении в микро программе команды перехода и наличии на входе 10 условий устройства необходимого условия перехода счетчик 3 адреса переключается в режим загрузки (фиг.3). Мультиплексор 5 проверки условий реализует следующую функцию: F =

+ D6A0A1A2 + D7AOA1A2, .где DO-D7 информационные входы, а AO-A2 — входы условий, Рассмотрим работу устройства при поступлении условий прерывания по входам 12 устройства.

При выполнении основной микропрограммы на регистре 4 адреса может быть сформирована часть начального адреса микропрограммы прерывания, выполняемой при наличии на входах 12 устройства сигнала прерывания. Начальный адрес на регистр 4 адреса заносится в третьем формате микрокоманд (фиг.3) из поля операндов при определенном типе операций управления.

Может быть реализовано два типа прерываний: первый — при поступлении сигнала прерывания на третий вход элемента ИЛИ 9 вторая часть начального адреса микропрограммы прерывания остается постоянной и поэтому микропрограмму прерывания необходимо размещать в тех участках блока 2 памяти микропрограмм прерываний, начальный адрес которых определяется первой частью адреса микропрограммы прерывания;второй — при поступлении сигнала прерывания на первый вход элемента

ИЛИ 9 вторая часть начального адреса микропрограммы прерывания формируется одновременно с поступлением на вход разрешения считывания блока 2 памяти микропрограмм прерываний сигнала выборки, так как временная задержка распространения сигнала в схемах памяти по адресным цепям превьппает за1 держку в цепях управления, поэтому при поступлении сигнала выборки на блок 2 памяти микропрограмм прерыва" ний сначала выбирается микрокоманда, записанная по старому адресу, а потом — по новому.

При наличии на входах 12 условий прерывания блок 1 памяти микропрограмм находится в отключенном состоянии, а счетчик 3 адреса — в режиме хранения (запоминается адрес возврата к основной микропрограмме). Мик рокоманды считываются из блока 2 микропрограмм прерываний и через блок 8 элементов ИЛИ заносятся на регистр 6 микрокоманд.

128 )41) 9

Ф о р м у л а и з о б р е т е и и я

Микропрограммное устройство управления, содержащее блок памяти микропрограмм, регистр адреса, элемент И и мультиплексор проверки условий, информационный вход которого соединен с входом условий устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены счетчик адреса, 10 элемент ИЛИ, блок памяти микропрограмм прерываний, регистр микрокоманд, блок элементов ИЛИ, причем выход поля анализа условий регистра микропрограмм соединен с управляющим входом мультиплексора проверки условий, выход поля адреса перехода регистра микрокоманд соединен с информационным входом счетчика адреса, выход поля адреса прерываний регист- 20 ра микрокоманд соединен с информационным входом старших разрядов регистров адреса, информационный вход регистра микрокоманд соединен с выходом блока элементов ИЛИ, первый и второй входы блока элементов ИЛИ соединены соответственно с выходом блока памяти микропрограмм и с выходом блока памяти микропрограмм прерываний, вход разрешения считывания которого соединен с инверсным выходом элемента ИЛИ, адресные входы младшего и старших разрядов блока памяти микропрограмм прерываний соединены соответственно с первым входом условия прерывания устройства и с выходом регистра адреса, вход записи которого подключен к выходу элемента И, информационный вход младших разрядов регистра адреса соединен с вторым входом условия прерывания устройства, прямой выход элемента ИЛИ соединен с входом разрешения считывания блока памяти микропрограмм и с входом разрешения счета счетчика адреса, первый вход элемента И подключен к входу запуска устройства, а первый, второй и третий входы элемента HJIH соединены соответственно с первым, вторым и третьим входами условия прерывания устройства, выход разрешения загрузки регистра микрокоманд соединен с вторым входом элемента И, выход поля микроопераций регистра микрокоманд подключен к выходу устройства, выход мультиплексора. проверки условий соединен с входом разрешения загрузки счетчика адреса, выход которого подключен к адресному входу блока памяти микропрограмм, синхровход устройства соединен со счетным входом счетчика адреса и входом записи регистра микрокоманд.

Чавкало

Пероый егистр и дреса

Bmopou зле— ме,ут Ияи 9, лок 2 ломко и микропрограмм рерыбаний

Мул ь munn ексор 5 родерки усл одий, блОк 1 памяти икролрограмм етый егистр 9 феса

Виюрой юлеменго,иле у, пок 2 памяти микропрограмм рерыбанид, Рщо— ои регислр аЦоеса

Пероыи регистр Ф адреса блок Р ламял и микропрограмм преры ооой

Сиг.2

Фиг. 5

ВНИИПИ 3аказ 7526/51 Тираж 670 Подписное

Проиэв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4