Устройство формирования блочного балансного троичного кода

Устройство формирования блочного балансного троичного кода

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи . Цель изобретения - повьотение точности формирования блочного балансного троичного кода. Устр-во содержит преобразователь 1 двоичного сигнала последовательного кода в сигнал параллельного кода, преобразователь 2 параллельного двоичного сигнала в троичный сигнал, преобразователь 3 сигнала параллельного троичного кода в сигнал последовательного кода и блок 4 балансировки сигнала троичного кода, состояпдай из формирователя 13 сигнала цифровой суммы и регистра 14 хранения сигнала цифровой суммы. Работа устр-ва рассматривается на примере кода FOMOT. В этом коде четырехбитным бинарным блокам ставятся в соответствие блоки из трех троичных импульсов, принимающих значения нулевые , положительной и отрицатель- .ной полярностей (О, +, -). i СЛ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕС1 1УБЛИК

А1 (191 (111 (511 4 Н 03 1"1 5 18

В(Т,С

113 111 ! т»

Е% ". ::

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

llo делАм изОБРетений и ОткРытий (21) 3880702/24-09 (22) 04.04.85 (46) 23.01 ° 87. Бюл, ¹ 3 (72) В.А»Жаворонков и А.В.Пономаренко (53) 621.394. 14(088.8) (56) Патент Великобритании № 1481008, кл. Н 04 J 3/18, 1977, Авторское свидетельство CCCP № 1073894, кп ° Н 04 ? 3/02, 1981. (54) УСТРОЙСТВО ФОРМИРОВАНИЯ БЛОЧНОГО БАЛАНСНОГО ТРОИЧНОГО КОДА (57) Изобретение относится к электросвязи, Цель изобретения — повышение точности формирования блочного балансного троичного кода. Устр-во содержит преобразователь 1 двоичного сигнала последовательного кода в сигнал параллельного кода, преобразователь 2 параллельного двоичного сигнала в троичный сигнал, преобразователь 3 сигнала параллельного троичного кода в сигнал последонательного кода и блок 4 балансировки сигнала троичнаго кода, состоящий из формирователя 13 сигнала цифровой суммы и регистра 14 хранения сигнала цифровой суммы. Работа устр-ва рассматривается на примере кода FORGOT. В этом коде четырехбитным бинарным блокам ставятся в соответствие блоки из трех троичных импульсов, принимающих значения нулевые, положительной и отрицатель,ной полярностей (п01, +, "-в).

1285602

Таблица 1

Троичные блоки при значениях цифровых сумм Бинарный блок !

1 2 3 4

0000

-00 -++ -00

-+0

-+О

0001

-+О

-+О

Вид троичного блока может меняться в зависимости от значения текущей цифровой суммы в конце блока, которая в коде F0MOT принимает четыре значения, В табл 1 приведен транслятор, бинарных блоков в троичные блоки, В табл, 2 приведена полностью программа формирования значеИзобретение относится к области электросвязи и может использоваться в цифровых системах передачи с сигналами блочного балансного троичного кода.

Цель изобретения — повьпцение точноати формирования блочного балансного троичного кода. . На фиг. 1 представлена структурная электрическая схема устройства формирования блочного балансного троичного кода, на фиг. 2 и 3 — временные диаграммы сигналов, поясняю щие работу устройства, Устройство формирования блочного балансного троичного кода содержит преобразователь 1 двоичного сигнала последовательного кода в сигнал параллельного кода, преобразователь 2 параллельного двоичного сигнала в троичный сигнал, преобразователь 3 сигнала параллельного троичного кода в сигнал последовательного кода, блок 4 балансировки сигнала троичного кода.

Преобразователь 1 двоичного сиг1 нала последовательного кода в сигнал параллельного кода содержит последовательный регистр 5 сдвига и параллельный регистр 6.

Преобразователь 3 сигнала параллельного троичного кода в сигнал поний текущей цифровой суммы формирователем 13 для кода FOMOT ° В табл. 3 представлены значения сигналов на входах и выходах преобразователя 2 и формирователя 13 при реализации в виде постоянных запоминающих блоковдля некоторых значений бинарного блока. 3 ил., 3 табл. следовательного кода содержит параллельный регистр 7, двухканальный мультиплексор 8, формирователь 9 импульсов положительной полярности, 5 формирователь 10 импульсов отрицательной полярности, умножитель 11 частоты, формирователь 12 сдвинутых последовательностей импульсов.

Блок 4 балансировки сигнала тро ичного кода содержит формирователь

l3 сигнала цифровой суммы и регистр

14 хранения сигнала цифровой суммы.

Устройство формирования блочного балансного троичного кода работает следующим образом.

Работу устройства формирования блочного балансного троичного кода

i рассмотрим на примере кода FOMOT, являющегося разновидностью блочного балансного троичного кода 4В/ЗТ. B этом коде четырехбитным бинарным блокам ставятся в соответствие блоки из трех троичных импульсов, принимающих значения нулевые, положитель-! ной и отрицательной полярностей ("0", "+", "-") . Вид троичного блока может меняться в зависимости от значения текущей цифровой суммы в конце блока, которая в коде FOMOT принимает четыре значения.

Транслятор бинарных блоков в троичные блоки приведен в табл. 1.

1285602,Продолжение табл.1

Троичные блоки при значениях цифровых сумм

Бинарный блок

I 2 3 4

+-О

0010

+-О

+-О

+-0

+00

+00

0011

0100

-О+

-О+ -О+

-О+

0101

+++

-0+О+ -0+О+

0110+O+0+О- +О0111 — О

О++ --0

О++

1000

О+О 0-0 О+О

0-0

IO0l

1010

+-+ +-+ +-+

++О . ++О О—

l0l1

О—

00+ — Π00+

1100

О+O+0+1101

О+0-+

О-+ О-+

0-+

1110

00- ++00Входной бинарный сигнал и последовательность тактовых импульсов частотой Р (фиг. 2а, Б) поступают 40 соответственно на информационный и первый тактовый входы преобразователя 1, выполненного в виде последовательно соединенных последовательного регистра 5 и параллельного регист-4g ра 6 (фиг. 1), на тактовый вход которого поступает последовательность тактовых импульсов частотой F /4 (фиг. 2 5). С выхода преобразователя

1 четырехразрядные бинарные блоки с частотой следования F /4 (фиг. 2 ) поступают на информацйонние входы преобразователя 2, выполненного в виде постоянного запоминающего блока, и блока 4 балансировки, состоящего из последовательно соединенных формирователя 13 сигнала цифровой суммы и регистра 14 хранения сигнала цифровой суммы. Сигнал на выходах параллельного регистра 6 представлен, на фиг. 22.

Преобразователь 2 вырабатывает на своих выходах параллельные троичные блоки (фиг. 2е) в зависимости от информации на информационных и суммирующих входах преобразователя 2 по программе, приведенной в табл. 1.

Параллельные троичные блоки преобразуются с частотой Fz /4 в последовательный троичный код преобразователем 3, на тактовый вход которого поступает последовательность тактовых импульсов частотой F /4 (фиг.2в,За), В преобразователе 3 сигналы с . выходов четных и нечетных разрядов параллельного регистра 7 (фиг. ЗБ) поступают на соответствующие входи двухканального мультиплексора 8, выходные сигналы которого (фиг.3), 3e) следуют на входи формирователей

9 и 10 импульсов положительной и

1285602 отрицательной полярностей. Последовательность тактовых импульсов частотой Р /4 после умножения на три в умножителе 11 частоты (фиг. Зв) поступает на вход формирователя 12, вырабатывающего две сдвинутые последовательности импульсов (фиг. 32), подаваемые на управляющие входы двухканального мультиплексора 8.

В блоке 4 балансировки, выполненном в виде последовательно соединенных формирователя 13 сигнала цифровой суммы (постоянного запоминающего блока) и регистра 14 хранения сигнала цифровой суммы, содержатся значения текущей цифровой суммы в зависимости от вида передаваемого в канал связи (на выход устройства формирования блочного балансного троичного кода) троичного блока и цифровой суммы, при которой он формируется. Так, если на вход блока

4 балансировки поступает бинарный блок 1000 при значении цифровой суммы 3, то преобразователь 2 в соответствии с табл. 1 выдает троичный блок вида "- — О . При этом блок 4 балансировки (формирователь 13 сигнала цифровой суммы) вырабатывает новое значение цифровой суммы, равное

1, сигнал которой является исходным для кодирования следующего троичного блока текущей цифровой суммы.

Новое значение. цифровой суммы переписывается с формирователя 13 сигнала цифровой суммы в регистр 14 хранения сигнала цифровой суммы после занесения сформированного троичного блока в преобразователь 3.

Полностью программа формирования значений текущей цифровой суммы формирователем 13 сигнала цифровой суммы для кода У0140Т приведена в табл. 2.

Таблица 2

Бинарный блок

15 001

Ol 10

0111

1000

1001

1010

25 1011

1100

1101

30 1110

В табл. 3 представлены значения сигналов на входах (AO, Al, А2, АЗ, А4, А5) и выходах (QÎ, Ql Q2, РЗ, Q4, Q5) преобразователя 2 и значения сигналов на входах (АО, Al, A2, АЗ, 40 А4, A5) и выходах (ЦО, Ql) формирователя 13 сигнала цифровой суммы при их реализации в виде постоянных запоминающих блоков для некоторых .значений бинарного блока.

0001, 10 0010

: 0011

0100

Значения цифровой суммы

1 2 3 4

2 1 4 3

1 2 3 4

1 2 3 4

2 1 4 3

1 . 2 3 4

1285602

I

1

Ю

O — O

O O

Ю Ю вЂ” О

1 1

1

1 Ю ! O

I 1

Π— Ю

Ю вЂ” — O

L .!

С>,- — — -! а 1 1

1

О О I

1

Ю

1

Ю 1 Ф 1

О Ю

0)

9 !

О О О O О О с 4 1

Х I

4 Х 1 с 4

О О О О О О

О О

>Х

Х

t(0

1

1 О

> — ——

О О О О О О 1

Ю

С>

О О О О О О О

>д с>

Х Х

Х О

Х

0 >О а

О

1 I

+ I +

I 1

+ +

1 1

I .1

1 > ) 1

I .. I

О О

О О

О O

1 1

О О

1 с 4

О О О О .О О О! — — 1

О О

1 О О О

1 l

0) о а

t0 >1> 9 >Х

Х A g 0 >

1 сЧ 1

I а c6 И

О

С>

О

О

О

О

О

Ю

Ю с

1 I >Х с-> 1 Х О

@ourn

v а 0 . 1=,: о а Х хоки

Я В U

Р с )

0 а к а 4 Е

>0 Ф

0 !" О (Ц 03 а ш >Х (» 0 О

51а х ае

>.> О Х

ХЕХ

О

Х

>Х щ

Осч Е

Ц .Ь Х

О О О О O О О O О О О

О О О О О О О O О О

О О О О О О О О О О О

+ +

> !

О О О О О О О О О О О О О О

О О O О О О O О О О O О О

1285602

На объединенных выходах формирователей 9 и lO импульсов положительной и,отрицательной полярностей формируется выходной сигнал (фиг.За) устройства формирования блочного балансного троичного кода.

Формула и зоб ретения1

Устройство формирования блочного 10 б алансного троичного кода, содержащее последовательно соединенные преобразователь двоичного сигнала последовательного кода в сигнал параллельного кода и преобразователь !5 параллельного двоичного сигнала и троичный сигнал, а также преобразователь сигнапа параллельного троичного кода в сигнал последовательного кода и блок балансировки сигнала тро-20 ичного кода, причем вход преобразователя двоичного сигнала последовательного кода в сигнал параллельного кода и выход преобразователя сигнала параппельного троичного кода в 25 сигнал последовательного кода являются соответственно информационным входом и выходом устройства, а первый тактовый вход преобразователя двоичного сигнала последовательно- 3{) го кода в сигнал параллельного кода и второй тактовый вход преобразователя двоичного сигнала последовательного кода в сигнал параллельного кода, объединенный с тактовым входом преобразователя сигнала параллельного троичного кода в сигнал последовательного кода, являются соответственно первым и вторым тактовыми входами устройства, о т л и ч а ю— щ е е с я тем, что, с целью повышения точности формирования блочного балансного троичного кода, выходы преобразователя двоичного сигнала последовательного кода в сигнал параллельного кода подсоединены к соответствующим информационным входам блока балансировки сигнала троичного кода, выходы которого подсоединены к суммирующим входам преобразователя параллельного двоичного сигнала в троичный сигнал, входы преобразователя сигнала параллельного троичного кода в сигнал последовательного кода подключены к соответствующим выходам преобразователя параллельного двоичного сигнала в троичный сигнал, а тактовый вход блока балансировки сигнала троичного кода подключен к тактовому входу преобразователя сигнала.параллельного троичного кода в сигнал последовательного кода, причем блок балансировки сигнала троичного кода содержит последовательно соединенные формирователь сигнала цифровой суммы и регистр хранения сигнала цифровой суммы, выходы которого подсоединены к соответствующим входам формирователя сигнала цифровой суммы, при этом дополнительные входы формирователя сигнала цифровой суммы и тактовый вход регистра хранения сигнала цифровой суммы являются соответственно информационными и тактовым входами блока балансировки сигнала троичного кода, а выходы регистра хранения сигнала цифровой суммы являются выходами блока балан-, сировки сигнала троичного кода.

1 28 5602

1 Р J Ф Т Ф 7 Ф У

41 и

И

Н

Фиа 2

Составитель В.Орлов

Редактор Н.Тупица Техред Л.Олейник Корректор М.Максимишинец

Заказ 7535/57 Тираж 899 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раутская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4