Способ одновременного считывания информации по n адресам и устройство для его осуществления

Иллюстрации

Показать все

Реферат

 

¹ )28663

Класс 42m, 14,,L1

СССР

ЕТ ЕНИЯ

ОПИСАНИЕ ИЗОБР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

В. П. Исаев, А. В. Гусев и Ю. Ф. Федосов

СПОСОБ ОДНОВРЕМЕННОГО СЧИТЫВАНИЯ ИНФОРМАЦИИ ПО

«и» АДРЕСАМ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ

Заявлено б августа 1959 г. "-,à ¹ б35780, 25 в Комитет по делам Bço69å2c пй !i открытий прп Совете в1ивис-ров СССР

Опубликовапо в «Б!оллетсве паобрстевий:,№ 10 за 1960 г.

При решении математических задач на вычислитеIBIIbix машинах с многоадресной системой команд необходимо для проведен!!я одной элементарной операции несколько раз в течение одного такта обращаться к оперативному запоминающему устройству (Зог). что от!1;1. icI мноl o рабочего времени и снижает быстродействие %I

В описываемом способе считывания информации и устройстве, р ся лизующем его, этот недостаток устранен тем, что с гитывяш1е и1ирормяции из одного магнитнсго оперативного ЗУ происходит одновременно,lo нескольким адресам, соответствующим адресности машины, и од1:овр.менной записью в него по одному адресу, ITO полностью соответствуег логике операций с числами при решении задач на ЗВАЛ.

Для проведения операции одновременного счптывашгя по и различным адресам, Где и — адресность систе 1ы команд, с выдячей пнфор" !яции на и магистралей, ферритовые сердечники выбпра1отся из матрицы подаче!! 2п радиои .11нт Ihco B, п ром од л нр ов анны х со отв стству lo 11111. 111, заранее вь!браннь!ми 2п частотами, и выд ляются полезные сигналы фильтрами, настроенными на п адресных частот.

Принципиальная схема оперативного ЗУ с одновременным с штыванием по двум адресам (12= — 2) изображена на чертеже.

Формирователи считывания 1 и 2 формируют пачки импульсов ня адресные провода 8 и 4 считывания в соответствии с адресом, поступивши vl на кодовые шины 5 адреса.и расшифрованным дешифратором э B два ортогональных выхода для выборки информации с сердечника 7 в двухкоординатной матрице, одна из ячеек 8 которой предстаьлс1га 1а чертеже, При этом импульсы сформирователей считывании и 2 пр лмодулированы соответственно частотами fi и />, Аналогично подаются импульсы на адресные провода 9 и 10 считывания своими формирователями 11 и 12 в соответствии с адресом, расшифрованным на дешифрз№ 128ббЗ то % "73"с кодовых шин 14 адреса, но промодулированные частотами

f3 и fq. Н; б вамньМфь двум адресам сердечники (в частном случае один и тот же) щ>еобвазуют колебания в спектр частот, которые в виде напряжения зй3ст %й густоты поразрядно выделяются с обмотки 1э считывания, фазрчу зствительными усилителями 1б и 17, настроенными соответственно на разпостные частоты (,— f u fg /4. Выделенные синаф пос1 йают нРкодовые шины 18 и 19 машины.

"В запоминающих матрицах на единицу информации используются два сердечника: рабочий 7 и компенсационный 20. Обмотка 15 считывания и обмотка 21 записи и запрета проходят через оба сердечника так, что э,д.с. от изменения магнитных потоков в обоих сердечниках при записи компенсируются, Следовательно, в устройстве для устранения помехи при записи информации и обеспечения возможности обращения к каждой ячейке по адресу применены два сердечника 7 и 20 на один двоичный знак. Через сердечник 7 пропущены провода записи и запрета, выходной провод считывания и адресные провода считывания 8, 4 и:., 9

10 а через сердечник 20 пропущены противоположно направленные выt ходной провод считывания и провод записи-запрета. Схема записи оуществляется аналогично схемам матричных запоминающих устройств.

Для простоты на чертеже эта схема показана в виде формирователя тока записи 22.

Предмет изобретения

1. Способ одновременного считывания информации по и адресам в оперативном запоминающем устройстве, отличающийся тем, что, с целью повышения быстродействия в нем осуществляют одновременное обращение по и адресам, посылая в запоминающие матрицы 2п высокочастотных радиоимпульсов, и выделяют полезные сигналы фильтрамч, построенными на и адресных частот.

2. Устройство для осуществления способа по п. 1, выполненное в виде магнитной матрицы, о т л и ч а ю щ е е с я тем, что, с целью устранения помехи при записи информации и обеспечения возможности обращения к каждой ячейке по адресу, соответствующему любой из г числовых магистралей, в нем применены на один двоичный знак два сердечника, через один из которых пропущены провода выходной и запрета и 2л. адресных проводов считывания, а через другой пропущены противоположно направленные выходной и запрещавший провода.