Буферное запоминающее устройство

Буферное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в качестве буферных запоминающих устройств систем обработки информации. Цель изобретения - повышение надежности устройства. Буферное запоминающее устройство содержит элементы И-НЕ 1, элементы И-НЕ 2, триггер 3, стробирующий вход 4, информационные входы 5, элемент 2И- .НЕ 6, триггер 7, установочный вход 8, элемент И-НЕ 9 и элемент НЕ 10. -Установка устройства осуществляется подачей импульса на вход 8. Информация с входов 5 (импульсы) по сигналу с входа 4 через элементы 1 и 2 устанавливает триггер 3. При записи единицы сигнал с. выхода триггера через элемент 9 блокирует вход записи единицы. По окончании импульса на входе 4 сигнал с выхода элемента 6 блокирует информационные входы устройства. Гил. i (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Ш 4 G 11 С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМ У СВИДЕТЕЛЬСТВУ

/ б

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3867513/24-24 .(22) 05.03.85 (46) 30,01.87. Бюл. ¹ 4 (72) В.П.Бодня (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР № 511631 кл. Г 11 С 19/00, 1974.

Авторское свидетельство СССР

¹ 881855, кл. G Il С 9/00, 1980. (54) БУФЕРНОЕ ЗАПОМИНА10ЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в качестве буферных запоминающих устройств систем обработки информации. Цель изобретения — повы.шение надежности устройства. Буфер"

„„Я0„„1287235 Д1 ное запоминающее устройство содержит элементы И-НЕ 1, элементы И-НЕ 2, триггер 3, стробирующий вход 4, информационные входы 5, элемент 2ИНЕ 6, триггер 7, установочный вход 8, элемент И-НЕ 9 и элемент НЕ 10..Установка устройства осуществляется подачей импульса на вход 8. Инфор- мация с входов 5 (импульсы) по сигналу с входа 4 через элементы 1 и 2 устанавливает триггер 3. При записи единицы сигнал с выхода триггера через элемент 9 блокирует вход записи единицы. По окончании импульса на входе 4 сигнал с выхода элеменО та 6 блокирует информационные входы со устройства. 1 ил. формула изобретения

1 1287235

Изобретение относится к вычислительной технике и может быть использовано в качестве буферных запоминающих устройств систем обработки информации. 5

Цель изобретения — повышение на дежности устройства.

kIa чертеже приведена функциональная схема буферного запоминающего устройства. 10

Буферное запоминающее устройство содержит элементы И-HE 1 элементы

И-НЕ 2, триггер 3, стробирующий вход 4, информационные входы 5, элемент 2И-НЕ 6, триггер 7, установочный вход 8, элемент И-НЕ 9 и элемент НЕ 10.

В исходном состоянии в ВЯ-триггер 3 будет записана информация, которая была принята в предыдущем такте приема информации, на инверсном выходе триггера 7 будет лог."1". При подаче сигнала на вход 8 триггер 7 перекинется в единичное состояни на его инверсном выходе появится лог."0", а на выходе элемента 2ИНЕ 6 — лог."1", которая разблокирует входы элементов И-НЕ 1 и 2, Буферное запоминающее устройство готово для приема информации. Информация может поступать на входы 5 в импульсном виде, причем при запи f си единицы кодовый;импульс поступает на вход элемента И-HE 2, выход которого связан с Я-входом триггера 3 35 для установки его в единичное состояние, а при записи нуля кодовый импульс поступает на вход элемента

И-НЕ 1, выход которого связан с

R-входом триггера 3 для установки его в нулевое состояние. Запись информации в триггер 3 начинается с появлением импульсного сигнала на стробирующем входе 4 и разрешена на всем протяжении этого сигнала.

Лог. "1" на выходе элемента 2И-НЕ 6 поддерживается на входе этого элемента сигналом лог. "0" с выхода элемента HE 10, на входе которого присутствует лог."1" стробирующего импульса. По окончании стробирующего им2 пульса на входе 4 на выходе схемы

2И-НЕ 6 появляется лог."0", блокирующий входы элементов И-НЕ 1 и 2.

Элементы И-НЕ 9 лог. "0" на своем выходе блокируют входы элементов

И-НЕ 1 сразу же после записи единиц в триггер 3. Перед записью очередной информации на вход 8 подается сигнал, устанавливающий триггер 7 в единичное состояние. На инверсном выходе триггера блокировки 7 появляется лог. "0", поступающий на вход элементов И-НЕ 9, на выходах которых формируется лог. "1", снимающая блокировку с входов элементов И-НЕ 1.

Буферное запоминающее устройство, содержащее группу триггеров, выходы которых являются выходами устройства, первые и вторые входы триггеров группы подключены к выходам элемен= тов И-НЕ соответственно первой и второй группы, первые входы которых являются информационными входами устройства, вторые входы элементов И-НЕ первой и второй групп подключены к выходу элемента И-НЕ первый н второй входы которого подключены соответственно к первому входу и к выходу триггера, второй вход триггера является установочным входом устройства, третьи входы элементов И-НЕ первой и второй групп являются стробирующим входом устройства, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит элементы И-НЕ третьей группы и элемент НЕ, вход которого подключен к третьим входам элементов И-НЕ первой и второй групп, выход элемента НЕ подключен к первому входу триггера, выход которого подключен к первым входам элементов

И-НЕ третьей группы, вторые входы элементов И-НЕ третьей группы подключены к выходам триггеров групп, выходы элементов И-НЕ третьей группы подключены к четвертым входам элементов И-НЕ первой группы.

БНИщщ Заказ 7724/56 Тираж 589 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4