Устройство для обработки сигналов частотных датчиков

Устройство для обработки сигналов частотных датчиков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к контроль}ю-измерителы1ой технике и автоматике . Целью изобретения является повышение быстродействия и расширение диапазона частот входного сигнала . Для достижения поставленной цели в устройство введены блок 7 преобразования кодов, блок 8 сравнения кодов , компараторы максимального 9 и минимального 10 порогов, образованы новые функциональные связи. Кроме того, устройство содержит формирователь 1 импульсов, счетчик 2 числа периодов, блок 3 управления, генератор 4 эталонной частоты, счетчик 5 импульсов, блок 6 вычислений. В описании изобретения раскрыты блоки управления , преобразования, сравнения, 3 3.п. ф-лы. 3 ил. ю 00 о: to

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИ К

РЕСПУБЛИК (19) (11) (51}4 G 01 К 23/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3837330/24-21 (22) 02.01.85, (46) 07.02.87. Бюл. 1"- 5 (72) A.Í. Иурашко, П.А. Авдеев и В.И. Федоров (53) 621.317(088.8) (56) Авторское свидетельство СССР

Н - 1100573, кл. G О 1 R 23/00, 1984.

Авторское свидетельство СССР, 11 1064223, кл. G Оt К 23/10, 1984. (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ СИГНАЛОВ ЧАСТОТНЫХ ДАТЧИКОВ (57) Изобретение относится к контрольно-измерительной технике и автоматике. Целью изобретения является повышение быстродействия и расшире- ние диапазона частот входного сигнала. Для достижения поставленной цели в устройство введены блок 7 преобразования кодов, блок 8 сравнения кодов, комп максимального 9 и минимального 10 порогов, образованы новые функциональные связи. Кроме того, устройство содержит формирователь 1 импульсов, счетчик 2 числа периодов, блок 3 управления, генератор 4 эталонной частоты, счетчик 5 импульсов, блок 6 вычислений. В описании изобретения раскрыты блоки управления, преобразования, сравнения, 3 з.п. ф-лы. 3 ил.

128862

Изобретение относится к контрольно-измерительной технике и автоматике.

Целью изобретения является повышение быстродействия и расширение диапазона частот входного сигнала.

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг, 2 и 3 — временные диаграммы работы устройства. 10

Устройство содержит формирователь

1 импульсов, счетчик 2 числа периодов, блок 3 управления, генератор 4 эталонной частоты, счетчик 5 импульсон, блок 6 вычислений, блок 7 преобразования кодов, блок 8 сравнения кодов, компаратор максимального 9 и минимального 10 порогов. Выход формироватепя 1 импульсов соединен с первыми входами счетчика 2 числа 20 периодов и блока 3 управления, первый выход которого подключен к вторым входам счетчика 2 числа периодов и счетчика 5 импульсов, второй выход— к первому входу блока 6 вычислений, 25 а третий выход — к третьим входам счетчика 2 числа периодов и счетчика

5 импульсов, выход которого подключеп к третьему входу блока 6 вычислений, а первый вход — к выходу генера- тора 4 эталонной частоты, выход счетчика 2 числа периодов соединен с первыми входами блока 7 преобразования кодов и блока 8 сравнения кодов,выход блока 7 преобразования подключен у

L к вторым входам блока 6 вычислений и блока 8 сравнения кодов, а второй вход — к третьему входу блока 3 управления и выходу компаратора 9.максимального порога, первый вход кото- 40 рого подключен к выходу счетчика 5 импульсов," а второй вход — к шине кода максимального порога, первый вход компаратора 10 минимального порога соединен с выходом счетчика 5 импульсов, второй вход — с шиной кода минимального порога, а выход — с третьим входом блока 7 сравнения кодов, выход которого подключен к второму входу блока 3 управления. 50 Устройство работает следующим образом.

В исходном состоянии счетчики 2 и

5 обнулены, на выходе блока 7 преобразования кодов сформирован код чис- 55 ла 111, С появлением разрешающего импульса на первом выходе блока 3 управления начинается заполнение счет1

3 2 чика 2 числа периодов импульсами формирователя 1 импульсов, а счетчика

5 импульсов — импульсами генератора

4 эталонной частоты.

В режиме Работа в момент накопления в счетчике 5 импульсов числа, равного М „„ компаратор 10 выдает раз/ решающий сигнал на третий вход блока

8 сравнения кодов. Заполнение счетчиков 2 и 5 будет продолжаться до момента накопления .в счетчике 2 числа периодов числа, равного m, после чего на обоих информационных входах блока 8 сравнения кодов будут одинаковые числа и он сформирует импульс, запускающий блок 3 управления.

На первом и втором выходах блока

3 управления появятся управляющие импульсы. Импульс с первого выхода блока 3 управления запретит заполнение счетчиков 2 и 5, а импульс второго выхода запустит блок 6 вычислений.

При этом в блоке 6 вычислений будет осуществлен п;.ием из счетчика 5 импульсон числа И, соответствующего длительности исследуемого интервала времени Т, а из блока 7 преобразования кодов — числа т, и будут выполнены вычисления в соответствии с алгоритмом обработки информации.

С окончанием импульса на втором выходе блока 3 управления появится управляющий импульс на его третьем выходе. Этот импульс поступит на счетчики 2 и 5 и обнулит их.

После окончания импульса на третьем выходе блока 3 управления появляется разрешающий импульс на его первом выходе и начинается новый цикл работы устройства.

Если в результате повьппения частоты входного сигнала будет иметь место неравенство И (И „, то в устройстве будет реализован режим Настройка". При этом к моменту накопления в счетчике 2 числа периодов числа, равного m число в счетчике

5 импульсов не успеет достигнуть уровня срабатывания компаратора 10 минимального уровня и он не выдаст разрешающего сигнала на вход блока.

8 сравнения кодов. Поэтому блок 8 не вырабатывает сигнала на запуск блока 3 управления и заполнение счетчиков 2 и 5 будет продолжаться до момента накопления в счетчике 5 им- пульсов числа, равного И

1288623

К этому моменту времени в счетчи ке 2 числа периодов будет накоплено число M код которого подается на вход блока 7 преобразования кодов.

На выходе компаратора 9 максимального порога сформируется сигнал,по которому в блоке 7 преобразования кодов будет осуществлено преобразование кодов и на выходе блока 7 преобразования кодов установится код, равный требуемому числу ш.

Одновременно выходной сигнал компаратора 9 максимального порога поступит на третий вход блока 3 управления. При этом будет запрещено формирование импульса на втором выходе блока 3 управления и будет подготовлен запуск блока 3 управления очередным импульсом формирователя 1 импульсов. 20

Если же в результате понижения частоты входного сигнала будет выполнено условие N > N„ „,, то до момента накопления в счетчике 2

25 числа периодов числа, равного тп, число в счетчике 5 импульсов достигает уровня срабатывания компаратора

9 максимального порога и на его выходе появится сигнал. При этом в устройстве также будет реализован режим Настройка .

Формула изобретения

1. Устройство для обработки сигна-35 лов частотных датчиков, содержащее формирователь импульсов, выход которого соединен с первыми входами счетчика числа периодов и блока управления, генератор эталонной частоты, 40 счетчик импульсов и блок вычислений, первый вход которого соединен с вторым выходом блока управления, первый выход которого соединен с вторым входом счетчика числа периодов, 4 при этом третий вход блока вычислений соединен с выходом счетчика импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и расширения диапазона час- 50 тот входного сигнала, в него введены блок преобразования кодов, блок сравнения кодов, комнараторы максимального и минимального порогов, первый выход блока управления подключен к вто- 55 рому входу счетчика импульсов, а третий выход блока управления — к третьим входам счетчика импульсов и счетчика периодов, первый вход счетчика импульсов соединен с выходом генераI тора эталонной частоты, выход счетчика числа периодов соединен с первыми входами блока сравнения кодов и блока преобразования кодов, выход которого соединен с вторыми входами блока вычислений и блока сравнения кодов, второй вход блока преобразования кодов соединен с третьим входом блока управления и выходом компаратора максимального порога, первый вход которого соединен с выходом счетчика импульсов, второй вход — с шиной кода максимального порога, первый вход компаратора минимального порога соединен с выходом счетчика импульсов, второй вход — с шиной кода минимального порога, а выход компаратора минимального порога — с третьим входом блока сравнения кодов, выход которого подключен к второму входу блока управления.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор, счетчик, элемент ИЛИ-НЕ, элемент ИЛИ и элемент И, выход которого является третьим выходом блока управления, первым входом которого является первый вход элемента И, вторым входом — вход инвертора, соединенный с первым входом элемента ИЛИ-НЕ, второй вход которого, соединенный с вторым входом элемента И, является -третьим входом блока управления, первым выходом которого является выход элемента ИЛИ-НЕ, а вторым выходом — первый выход счетчика, второй выход которого соединен с первым входом элемента ИЛИ, второй. вход которого соединен с выходом элемента И, при этом выход генератора соединен с тактовым входом счетчика, установочный и разрешающий входы которого соединены с выходом инвертора.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок преобразо- . вателя кодов содержит постоянное запоминающее устройство и регистр,разрядные выходы являются выходом блока преобразования кодов, первым входом которого являются входы постоянного запоминающего устройства, выходы которого соединены с информационными входами регистра, тактовьп» вход которого является вторым входом блока преобразования кодов.

4. Устройство по и.1, о т л и ч а ю щ е е с я тем, что блок срав5 i2886 нения кодов содержит цифровой компаратор, инвертор, элемент ИЛИ и эле- мент ИЛИ-НЕ, первым входом блока сравнения кодов являются входы кодов первого сравниваемого числа цифрового компаратора, вторым входом — входы кодов второго сравниваемого числа цифрового компаратора, третьим входом — вход инвертора, а выходом— выход равенства цифрового компарато- )p

23 о ра, вход равенства которого соединен с выходом элемента ИЛИ-НЕ, первый вход которого соединен с выходом

"Больше" цифрового компаратора и первым входом элемента ИЛИ, второй вход которого соединен с выходом инвертора и вторым входом элемента ИЛИНЕ, при этом вход "Больше" цифрового компаратора соединен с выходом элемента ИЛИ.

I рарнн телю

1288623

Редактор А. Шандор

Тираж 752 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 7804/44

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 а

Bс ь ,,(и

Составитель Е. Соловьев

Техред М. Ходанич; Корректор С Шекмар