Цифровой фазовый дискриминатор

Цифровой фазовый дискриминатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике . Цель изобретения - повьшеФиг .1 ние точности измерения. Дискримина- ;тор содержит формирователи 1 и 2, триггеры 3 и 4, элементы И 5, 6 и 7, счетчик 8, регистры 9 и 11, делитель 10 частоты, генератор 12, ограничители , дифференцирующую цепь, элемент ИЛИ и RS-триггеры. Введение сумматора 13 по модулю два, элемента И 14, порогового блока 16, счетчика 15 и конкретное выполнение порогового блока 16 повьшают достоверность обнаружения слабых протяженных сигнапов с практически любой наперед заданной вероятностью. 1 з.п. ф-лы, 2 ил. to 00 00 О5 ГчЭ

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„,,1288624

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHQMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3919423/24-21 (22) 08.05..85 (46) 07.02.87. Бюл. N - 5 (72) В.В. Шкирятов, M ° В. Солдатенко ва и В.В. Солдатенков (53) 621.317..77(088.8) (56) Патент Японии М 55- 16276, кл. G 01 R 25/00, 1975.

Авторское свидетельство СССР

Р 349007, кл. G 0 1 R 25/00, 1972. (54) ЦИФРОВОЙ ФАЗОВЫЙ ДИСКРИМИНАТОР (57) Изобретение относится к радиотехнике ° Цель изобретения — повыше(51)4 G 01 R 25/00, С 08 С 19/12 ние точности измерения. Дискримина; тор содержит формирователи i и 2, триггеры 3 и 4, элементы Й 5, 6 и 7, счетчик 8, регистры 9 и 11, делитель

10 частоты, генератор 12, ограничители, дифференцирующую цепь, элемент

ИЛИ и КБ-триггеры. Введение сумматора 13 по модулю два, элемента И 14, порогового блока 16, счетчика 15 и конкретное выполнение порогового блока 16 повышают достоверность обнаружения слабых протяженных сигналов с практически любой наперед заданной вероятностью. f з.п. ф-лы, 2 ил.

128862

U. = sign(cos(2) f +ч )), 40

U = sign(cos(271 f + 1„) j, Изобретение относится к радиотех° нике, в частности к цифровым фазовым дискриминаторам.

Цель изобретения — повышение точности измерения за счет повышения достоверности обнаружения слабых сигналов с определенным фазовым сдвигом..

На фиг. 1 приведена структурная электрическая схема цифрового фазового дискриминатора; на фиг. 2с1 — g —реализация формирователей импульсов опорного и измеряемого синусоидальных сигналов и порогового блока.

Цифровой фазовый дискриминатор содержит первый 1 и второй 2 формирователи, первый 3 и второй 4 триггеры, первый 5, второй 6 и третий 7 элементы И, счетчик 8, регистр 9, делитель 10 частоты, второй регистр

11, генератор 12, сумматор 13 по модулю два, четвертый элемент И 14, второй счетчик 15, пороговый блок

16, первый ограничитель 17, дифференцирующую цепь 18, второй ограничитель 19, элемент ИЛИ 20, RS-триггеры 21 и 22 и элемент И 23.

При этом первый вход устройства через последовательно подключенные первый формирователь 1, первый RSтриггер 3, первый 5 и второй 6 элементы И соединен со счетным входом счетчика 8, второй вход устройства через последовательно включенные второй формирователь 2, второй RS-триг- . 35 гер 4, третий элемент И 7, делитель

10 и первый регистр 9 соединен с

R-входом счетчика 8. Вторые выходы формирователей 1 и 2 подключены к входу сумматора 13 по модулю два,выход которого через четвертый элемент

И 14 соединен со счетным входом счетчика 15.Выход первого счетчика

8 через второй регистр 11 соединен с выходом устройства, а выход второ- 45 го счетчика 15 через пороговый блок

16 соединен с вторым выходом устройства, при этом первый выход вто. рого формирователя 2 соединен с

R-входом первого триггера 3, à R-вход gp второго триггера соединен с первым выходом делителя 10 и вторым входом второго регистра 11.

Кроме того, второй выход делителя

10 R-входом второ- 55 го счетчика 15 и вторым входом порогозого блока 16. Выход генератора 12 соединен с вторыми входами второго, третьего и четвертого элементов И, а

4 2 второй вход первого элемента И 5 соединен с инверсным выходом второго триггера 4. Каждый из двух формирователей 1 и 2 содержит первый ограничитель 17, выход которого подключен к входам дифференцирующей цепи 18 и является вторым выходом каждого формирователя, выход дифференцирующей цепи 18 через второй ограничитель

19 соединен с первым выходом формирователя.

Первые входы порогового блока 16 через элемент ИЛИ 20 соединены с первыми входами триггеров 21 и 22, второй вход блока 16 соединен с вторыми входами первого триггера 21 и вторым входом элемента И 23, выход которого соединен с вторым входом второго триггера 22, выход которого является выходом порогового блока 16, а выход первого триггера 21 соединен с первым входом элемента И 23.

Устройство работает следующим образом.

Синусоидальиые сигналы с опорной

,и измеряемой %„ фазами преобразуются в формирователях 1 и 2 в импульсы той же частоты, соответствующие пересечению синусоидального сигнала нулевого уровня. Это производится с помощью двух цепей, состоящих из последовательно соединенных первого ограничителя 17, дифференцирующей цепочки 18 и второго ограничителя 19 °

При этом на вторых выходах формирователей 1 и 2 формируются сигналы типа меандр сдвинутые относительно друг друга пропорционально фазовому углу о

Эти сигналы поступают на входы сумматора 13 по модулю два, на выходе которого формируется сигнал, открывающий элемент И 14, на второй вход которого поступают счетные импульсы с выхода генератора 12. В результате на элемент И 14 проходят пачки импульсов, количество которых в j-é пачке равно:

1288624

f, где N = †-" — число счетных импульо сов за период опорной частоты.

Эти импульсы поступают на счетный вход счетчика 15, где накапливаются 5 за время T = N, /f,, которое задается выходными импульсами делителя 1О частоты, периодически обнуляющими разряды счетчика 15. С выходами разрядов счетчика 15 соединены соответствую10 щие входы порогового блока 16, который в момент достижения выходного числа заданного порога N формирует выходной сигнал, соответствующий наличию во входной смеси регулярной составляющей измеряемого сигнала.При достижении в счетчике 15 числа,соответствующего заданному порогу N„,, на выходе элемента ИЛИ 20 формируются импульсы, устанавливающие единичные выходы триггеров 21 и 22 в единичное состояние (захват сигнала), а нулевой выход триггера 21 — в нулевое состояние. В результате импульсы опроса, поступающие на второй вход элемента И 23, не проходят на

его выход. Сигнал захвата снимается только в том случае, когда на очередном интервале оценки Т = И /f выходной сигнал не достигнет задан30 ного порога, следовательно, на этом интервале не сформируется очередной импульс, запирающий с помощью триггера 21 элемент И 23, в результате чего элемент И 23 останется открытым 35 и очередной импульс формирует на его выходе импульс, переключающий триггер

22 в нулевое состояние.

Предлагаемое устройство позволяет одновременно с оценкой рассогласования фазы измеряемого сигнала относительно опорного с требуемой достоверностью оценить является ли измеряемый сигнал смесью сигнала и шума либо только узкополосным шумом.

Количественной мерой этой достоверности может служить степень уменьшения дисперсии распределения фазы смеси сигнала и шума и только шума, которая характеризуется среднеквад 50 ратическим отклонением среднего значения числа в счетчике 15 в зависимости от числа N накапливаемых выборок

55 (5 ()3 где 6 — среднеквадратичное откло з кение выходного числа Ng сумматора 13 относительйо его среднего значения N /2, о характеризующее отклонения фазы измеряемого сигнала относительно опорного.

В силу закона больших чисел распределение суммы выборок нормальных случайных величин с конечной дисперсией при Н - сходится по вероятности к нормальной величине, а при конечном

N, > 50 — асимпотически нормальной.

При этом вероятность ложной тревоги

d. или пропуска сигнала В оцениваются как

F(Nü пр) ) (ь ) бя N,б где 1 (x) — табулированные значения интеграла вероятностей.

Поскольку разность (И вЂ” N) и

))ОР (И вЂ” N„,(,) увеличивается пропорционально N, а б„ и 6 пропорционально И,, то с увеличением N относительная дисперсия распределений 4 ( и W уменьшается пропорционально

1/ N .

Ф

Таким образом, предлагаемое устройство за счет выбора соответственного интервала накопления N /f позволяет обнаружить достаточно слабый, но протяженный сигнал с практически любой наперед заданной вероятностью.

Формула и з о б р е т е н и я

1. Цифровой фазовый дискриминатор, содержащий два формирователя, входы которых являются входами устройства, два триггера, два регистра, три элемента И, генератор, делитель частоты и счетчик, при этом первый выход первого формирователя соединен с

S-входом первого триггера, R-вход которого соединен с первым выходом второго формирователя и S-входом второго триггера, инверсный выход которого соединен с первым входом первого элемента И, второй вход которого соединен с прямым выходом первого триггера, а выход первого элемента

И соединен с первым входом второго элемента И, выход которого соединен со счетном входом счетчика, первый вход т (етьего элемента И соединен с прямым выходом второго триггера, а

128862

Фиг.2

Составитель В. Шубин

Техред М. Ходанич.

Корректор С. Ыекмар

Редактор А. Шандор

Заказ 7804/44 Тираж 752 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушскал наб.,д. 4/5

Производственно-полиграфическое предприятие, г . Ужгород, ул. Проектная, 4 вторые входы второго и третьего элементов И соединены с генератором, выход третьего элемента И соединен с генератором, выход третьего элемента

И через последовательно соединенные делитель частоты и первый регистр . соединен с R-входом счетчика, информационные выходы которого соединены с входом второго регистра, второй вход которого соединен с R-входом

1 второго триггера и первым выходом де,лителя частоты, а выход является первым выходом дискриминатора, о т л и—

:ч а ю шийся тем, что, с целью увеличения точности, в него введены сумматор по модулю два, дополнительный элемент И, счетчик и пороговый блок, при этом вторые выходы первого и второго формирователей соответственно соединены с входами сумматора по модулю два,выход которого через введенный элемент И соединен со счетным входом введенного счетчика, информационные выходы

4 6 которого соединены с входом порого-. вого блока, R-входы порогового блока и введенного счетчика объединены и соединены с вторым выходом делителя частоты, второй выход введенного элемента И соединен с генератором, а выход порогового блока является вторым выходом устройства.

2. Дискриминатор по п.I, о т л ич а ю шийся тем, что пороговый блок выполнен в виде последовательно соединенных элемента ИЛИ, входы которого являются входами порогового блока, первого триггера, элемента И и второго триггера, S-вход которого соединен с тем же входом первого триггера и выходом элемента ИЛИ, инверсный выход первого триггера соединен через элемент И с R-входом второго триггера, выход которого является выходом порогового блока, а второй вход элемента И и R-вход первого триггера объединены и являются вторым входом порогового блока.