Логарифмический преобразователь "частота-код

Логарифмический преобразователь "частота-код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области импульсной техники и может быть использовано в вычислительной технике и системах автоматики. Целью изобретения является расширение диапазона частоты внутренней логарифмической развертки преобразуемого импульсного сигнала. В состав преобразователя входят счетчик 4 адреса, блок 5 памяти , дешифратор 15, три счетчика 20- 22, счетчик-сумматор 25, схема 23 сравнения, элементы И 3,9,11,24 (трехвходовый), элемент ИЛИ 10, 1К-триггер 12, счетный 13 триггер, RS-триггер 14, два формирователя 16, 17 импульсов, два элемента 18,19 задержки . В данном преобразователе расширение диапазона преобразования достигается схематехническими решениями , в частности введением счетчика адреса и блока памяти, в котором запоминается целое число малых периодов входных импульсов, на которых осуществляется внутренняя логарифмическая развертка с требуемой точностью. 1 ил. (/) х 00 05 со 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

PECflYEifIHH

А1 (19) (11) (59 4 G 06 F 7 556

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ .К СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3902606/24-24 (22) 30.05.85 (46) 07.02.87, Бюл. И - 5 (72) В.П.Данчеев, К.К.Кинкладзе, A.Þ.ÊðoìèH, Г.В.Резников и М.Ш.Сургуладзе (53) 681.325(088.8) (56) Авторское свидетельство СССР

И 438993, кл. G 06 С 7/24, 1973.

Дончеев В.П. Пифро-частотные вычислительные устройства. — M.: Энергия, 1976, с. 60. (54) ЛОГАРИФИИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ

ЧАСТОТА-КОД (57) Изобретение относится к области импульсной техники и может быть использовано в вычислительной технике и системах автоматики. Целью изобретения является расширение диацазона частоты внутренней логарифмической

I развертки преобразуемого импульсного сигнала. В состав преобразователя входят счетчик 4 адреса, блок 5 памяти, дешифратор 15, три счетчика 2022, счетчик-сумматор 25, схема 23 сравнения, элементы И 3,9,11,24 (трехвходовый), элемент ИЛИ 10, IK-триггер 12, счетный 13 триггер, RS-триггер 14, два формирователя 16, 17 импульсов, два элемента 18,19 задержки. В данном преобразователе расширение диапазона преобразования достигается схематехническими решениями, в частности введением счетчика адреса и блока памяти, в кото" ром запоминается целое число малых периодов входных импульсов, на которых осуществляется внутренняя логарифмическая развертка с требуемой точностью. 1 ил.

1 12886

Изобретение относится к вычислительной технике и может быть использовано в объектах автоматики.

Целью изобретения является расширение диапазона частоты внутренней логарифмической развертки преобразуемого импульсного сигнала.

На чертеже представлена функциональная схема логарифмического преобразователя частота-код. 10

Преобразователь состоит из схемы

1 управления формированием импульсов, блока 2 определения результата, первого элемента И 3, счетчика 4 адреса, блока 5 памяти, входа б преобразуемой частоты, входа 7 тактовых импульсов, входа 8 "Пуск". Схема 1 управления формированием импульсов содержит второй элемент И 9, элемент

ИЛИ 10, третий элемент И 11, IK-триг- 20 гер 12, счетный триггер 13, RS-триггер 14, дешифратор 15, первый 16 и второй 17 формирователи импульсов и первый 18 и второй 19 элементы задержки. Блок 2 определения результата содержит первый 20, второй 21 и третий 22 счетчики, схему 23 сравнения, трехвходовый элемент И 24, счетчик-сумматор 25 и выход 26 преобразователя. 30

Преобразователь работает следующим образом.

В исходном состоянии триггеры 1214 находятся в нулевом состоянии, сигнал на входе Пуск равен нулю, 35 элементы И 9 и 11 заперты, тактовые импульсы не проходят через элемент

И 9, информационные импульсы частоты

f„ не проходят через элемент И 11. !

После появления сигнала "1" на входе "Пуск", сбрасываются в "0" счетчики 4,20 и 21 и счетчик-сумматор 25, в счетчике 22 устанавливается единица в младшем разряде. Сигнал "Пуск" проходит через элемент ИЛИ 10 на вход; триггера 12, который перебрасывается в состояние "1" и открывает элемент

И 11 для прохождения импульсов частоты й„ . Ближайший импульс частоты й„ поступает через элемент И 11 на вход счетного триггера 13 и перебрасывает его в состояние "1". Открывается элемент И 9, и тактовые импульсы начинают поступать на входы счетчиков 20 и 22. Одновременно открывается элемент И 3 для прохождения импульсов частоты й„ на вход счетчика 4. Через время задержки, меншее одного так94 2 та, с выхода элемента 19 задержки поступает сигнал на К-вход триггера

12. Триггер 12 перебрасывается в состояние "0" и запирает элемент И 11.

Структура, включающая счетчики 2022 вместе со схемой 23 сравнения (чисел) и счетчиком-сумматором.25, образует цифровое устройство определения логарифма, которое работает аналогично известному устройству с той лишь разницей, что в счетчикесумматоре 25, работающем в режиме вычитающего счетчика, воспроизводится отрезок отрицательной логарифмической зависимости -1nt, t g, где g -по- . рог, начиная с которого данная структура обеспечивает требуемую точ— ность, Таким образом, первая мера по обеспечению требуемой точности заключается в искусственном сужении интервала внутренней функциональной развертки. Так, например, при логарифмическом преобразовании с относительной погрешностью не хуже, чем

10, одним из целесообразных значе<4 ний порога логично считать =2 — 16384 такта. Пусть период Т„= ——

1 к превышает q f, где f — тактовая частота, тогда в момент t = Ъ срабатывает дешифратор 15, триггер 14 пе-. ребрасывается в состояние "1", элемент И 24 отпирается и пропускает импульсы со схемы 23 сравнения (чисел). Через время задержки элемента 18 задержки единичный сигнал проходит через элемент ИЛИ 10 и переводит в единичное состояние триггер 12.

Отпирается элемент И 11 для прохождения импульса частоты f Кроме того, в момент срабатывания дешифратора 15 формирователь 16 импульсов формирует импульс, управляющий установкой числа Gr(q) в счетчик 20.

Точностью коррекции структуры внутренней логарифмической развертки в момент t =Я достаточно проводить только по содержимому счетчика 20.

Для рассмотренного периода, где 9, 16384, точность 10 последующей развертки обеспечивается при десятиразрядном счетчике 20, семиразрядных счетчиках 21 и 22 и четырнадцатиразрядном счетчике-сумматоре 25 при введении в счетчик 20 корректирующего воздействия Сг() = 493. Эта вторая

1288694 мера повышения точности преобразования.

В момент t = Т„ в счетчике-сумматоре 25 получают

-(1n T„f — 1п )=, -lnT„+ lng -lnf (1) где fо — тактовая частота, Гц.

Слагаемое ln% — lnf =const не зао висит от частоты и его требуется компенсировать. В блоке 5 памяти в ячейке с первым адресом записывается

hî 1п +. 1nfî °

Очередной импульс частоты fx проходит через открытый элемент И 11 и перебрасывает триггер 13 в нулевое состояние. При этом элемент И 3 запирается. Считается, что задержка сигнала й„ на элементах 11 и 13 недостаточна для ложного срабатывания элемента ИЗ и счетчика 4 адреса.

Формирователь 17 импульсов выделяет импульс, поступающий на вход активизации сложения в счетчике-сумматоре

25 его содержимого (1) с выходным сигналом блока 5 памяти.

В результате на счетчике-сумматоре 25 образуется требуемый сигнал (3)

Z=-lп T lnf

В предложенном варианте функциональной схемы используются микросхемы памяти, не требующие сигнала активизации чтения.

В случае, когда динамический диапазон велик (например, 100 Гц < f a

40 кГц при тактовой частоте

10 Гц), устройство должно обеспе7 чить требуемую точность (например, 10 также и на тех периодах, где Т q f, в данном случае при T„f меньше 10" тактов), По данному периоду это сделать нельзя. В предложенном устройстве реализована следующая мера по расширению динамического диапазона. Логарифмическая развертка осуществляется на интервале времени, содержащем наименьшее целое число периодов Т . После срабатывания в момент

t = g дешифратора 15 и триггера 14 триггер 12 переходит в единичное состояние, подготавливая тем самым прекращение логарифмической развертки очередным импульсом частоты f . За время Т„ на вход счетчика 4 адреса поступают r-1 импульсов, а сумма импульсов, поступивших на счетный вход счетчика-сумматора 25, равна

-(1n(rT„f,)-1п )= -lпТ„+1пъ-lnf -lnr. (4) В (r-i)-й ячейке блока 5 памяти записано (5) hÄ< = -1п%+ lnf, + lnr, 10

Суммирование в счетчике-сумматоре

25 величин (4) и (5) приводит к результату

Z = 1nf -1nT„ который обеспечивается без потери требуемой точности. Погрешность о

= Z — 1nf(x) заключена в интервале

1 1

2 2 (- — — + -- ) от единицы младшего

14-ro разряда. (6) Формула изобретения

Логарифмический преобразователь чатота-код, содержащий первый, второй и третий счетчики, счетчик-сумматор и схему сравнения, причем выход переполнения первого счетчика

30 соединен со счетным входом второго счетчика, первый информационный выход которого соединен с первым информационным входом схемы сравнения, второй информационный вход которой соединен с выходом третьего счетчика, вход сброса которого соединен с выходом схемы сравнения, выход счетчика-сумматора является выходом преобразователя, отличающийся

40 тем, что, с целью расширения диапазона частоты внутренней логарифмической развертки преобразуемого импульсного сигнала, в него, введены блок памяти, счетчик адреса, дешифратор, 45 IK-триггер, счетный триггер, kS-триггер, первый и второй формирователи импульсов, первый и второй элементы задержки, трехвходовый элемент И, первый, второй и третий элементы И и

50 элемент ИЛИ, причем вход "Пуск" преобразователя соединен с входами сбро-! са счетчика адреса, первого и второ го счетчиков и счетчика-сумматора, с входом установки "1" третьего счет5 .чика и с первым входом элемента ИЛИ, выход первого элемента И соединен со счетным входом счетчика адреса, выход которого соединен с адресным входом блока памяти, выход которого

Составитель А.Шуляпов

Техред В.Кадар Корректор В.Бутяга

Редактор О.Головач

Заказ 7809/47 Тираж 694 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4!5

Производственно-полиграфическое предприятие, г.ужгород, ул, Проектная, 4 соединен с входом установки числа счетчика-сумматора, счетный вход которого соединен с выходом трехвходового элемента И, первый вход:которого соединен с прямым выходом счетного триггера и первыми входами первого и второго элементов И, вход тактовых импульсов преобразователя соединен с вторым входом второго элемента И, выход которого соединен со счетными входами первого и третьего счетчиков, второй информационный выход второго:счетчика соединен с входом дешифратора, выход которого соединен. с S-входом RS-триггера и через первый формирователь импульсов с установочным входом первого счетчика, выход RS-триггера соединен с вторым входом трехвходового элемента И и

88694 6 через первый элемент задержки с вторым входом элемента ИЛИ, выход кото-. рого соединен с I-входом IK-триггера, выход которого соединен с пер-, вым входом третьего элемента И, выход которого соединен со счетным входом счетного триггера, единичный выход которого через второй элемент задержки соединен с К-входом IK-триг10 гера, вход преобразуемой частоты преобразователя соединен с вторыми входами первого и третьего элементов И, инверсный выход счетного триггера соединен через второй фор15 мирователь импульсов с R-входом

RS-триггера и входом управления сложением счетчика сумматора, третий вход трехвходового элемента И соединен с выходом схемы сравнения.