Устройство для восстановления непрерывных функций по дискретным отсчетам

Устройство для восстановления непрерывных функций по дискретным отсчетам

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - повьпиение точности восстановления функций с учетом непрерывности их первых производных . Устройство содержит входной коммутатор 1, блок 2 синхронизации, генератор 3 временных интервалов, п+1 блоков памяти 4, кодоуправляемых делителей 5 напряжения, запоминающий блок 6, выходной сумматор 7, выходной коммутатор 8 и фильтр 9 нижних частот.- Б каждый момент времени с выхода коммутатора 1 на п кодоуправляемых делителей напряжения поступают сигналы узловых значений ординат с нескольких шин ввода, а на (п+1)-й кодоуправляемый делитель напряжения - значение первой производной сигнала на конце предыдущего интервала интерполяции. По этим значениям формируется интерполированный отсчет сигнала. Повышение точности восстановления достигается за счет сохранения непрерывности первой производной при переходе от одного интервала интерполяции к другому. 3 ил.., 1 табл. Q S (Л 14) Фиг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 G 06 G 7/30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н ABTOPCH0MV СВИДЕТЕЛЬСТВУ (61) 1125632 (21) 3764066/24-24 (22) 26.06.84 (46) 07.02.87. Бюл. Р 5 (71) Ленинградский электротехнический институт связи им. проф.

М,А.Бонч-Бруевича (72) А.В.Серединский и Л.М.Хейф (53) 681.335(088,8) (56) Авторское свидетельство СССР

11 1125632, кл. G 06 G 7/30, 1983. (54) УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯ

НЕПРЕРЫВНЫХ ФУНКЦИЙ ПО ДИСКРЕТНЫИ

ОТСЧЕТАМ (57) Изобретение относится к автоматике и вычислительной технике.

Цель изобретения — повышение точности восстановления функций с учетом непрерывности их первых производных. Устройство содержит входной коммутатор 1, блок 2 синхронизации, „„SU„„1288126 А 2 генератор 3 временных интервалог, п+1 блоков памяти 4, и+1 кодоуправляемых делителей 5 напряжения, запоминающий блок 6, выходной сумматор

7, выходной коммутатор 8 и фильтр 9 нижних частот; В каждый момент времени с выхода коммутатора 1 на и кодоуправляемых делителей напряжения поступают сигналы узловых значений ординат с нескольких шин ввода, а на (п+1)-й кодоуправляемый делитель напряжения — значение первой производной сигнала на конце предыдущего интервала интерполяции.

По этим значениям формируется интерполированный отсчет сигнала. Повышение точности восстановления достигается за счет сохранения непрерывности первой производной при переходе от одного интервала интерполяции к другому. 3 ил, 1 табл.

1 128

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам преобразования дискретных отсчетов сигнала в непрерывный сигнал, и является усо- . вершенствованием известного устройства по авт,св. ¹ 1125632.

Цель изобретения — повышение точности восстановления функций с учетом непрерывности их первых производных.

На фиг. 1 изображена блок-схема устройства для восстановления непрерывных функций по дискретным отсчетам, на фиг. 2 вЂ, структурная схема блока синхронизации, на фиг. 3— структурная схема коммутатора (входного).

Устройство (фиг. 1) содержит . входной коммутатор 1, блок 2 синхронизации, генератор 3 временных интервалов, блоки 4-1,...,4-(n+1) памяти, кодоуправляемые делители 5-1, ...,5-(n+I) напряжения, запоминающий блок Ь, выходной сумматор 7; выходной коммутатор 8 и фильтр 9 нижних частот. Блок 2 синхронизации (фиг. 2) содержит двоичный счетчик

10 и блок 11 памяти, первая, вторая и третья группы выходов которого являются соответственно первым, вторым и третьим выходами блока 2 синхронизации. Коммутатор 1 (фиг. 3) выполнен на счетчике 12 и мультиплексорах

13. Счетный вход счетчика.12 является управляющим входом коммутатора 1.

В блоки 4 памяти с номерами с

4-1 по 4-ь записаны наборы коэффициентов, пропорциональных весам, с которыми узловая ордината, соответствующая данному блоку памяти, входит. в выходной сигнал. В блоке 4 памяти с номером (и+1) содержатся коэффи- . циенты, соответствующие весам, с которыми в, выходной сигнал входит значение первой производной того же сигнала на конце предыдущего интервала интерполяции.

Число таких коэффициентов в каждом блоке памяти определяется числом интерполируемых точек между дву мя соседними узловыми значениями функции. В частности, при интерполяции кубическим рекурентным сплайном на интервале изменения аргумента хе.1х .,х,. ) значения коэффициентов

1 i ar для промежуточных точек интерполяции могут быть определены из выражения

8726 2

f (õ)=f (х.) (1+(3-с)7-(4-с с —

-(4-с) (3-с) )+f (x;„)(ñ +(1-с) j+

+f (х. ) f.-(3-c)V+ (3-с) с +(1-с)

1-1

"(3-с)7 )+а ., (с-2) (i-с i -(1-с)(7)

С1) где f (x. ), f (x <), Е (х,. ) — узловые значения ординат; с — постоянный коэффициент, выбираемый в пределах (1,3)

10 — нормированное текущее значениее ар гумен та,7 е (О, 1 1; а — значение первой производ1 ной на конце предыдущего интервала интерполяции !

5 хЕ.(х.,х, ).

Принцип действия устройства состоит в том, что в каждый момент времени с выхода коммутатора 1 на первые п кодоуправляемые делители

5т1,...,5-п напряжения поступают сигналы узловых значений ординат с нескольких шин ввода (для интерполя-, . ции сплайном третьего порядка — с трех шин), а на кодоуправляемый

7 делитель 5-(и+1) напряжения — значение первой производной сигнала на конце предыдущего интервала интерполяции. По этим значениям в устройстве генерируется интерполированный отсчет сигнала. При этом каждая цепь, состоящая из блока 4 памяти и

/ кодоуправляемого делителя 5 напряжения, вычисляет свою составляющую выходного сигнала. Каждому моменту

35 ,времени соответствует свой набор коэффициентов в блоках 4 памяти.

Устройство работает следующим образом.

С шин ввода узловых значений на сигнальные входы коммутатора 1 поступают значения ординат, подлежащие интерполяции. На п выходов коммутатора 1:по сигналу с блока 2 синхронизации выдаются в каждый момент времени только и из них. Эти сигналы поступают на сигнальные входы и

:кодоуправляемых делителей 5 напряжения, а на сигнальный вход (и+1)-го кодоуправляемого делителя 5-(и+1) (50 напряжения поступает сигнал с выхода запоминающего блока 6. В кодоуправляемых пелителях 5 напряжеция происходит умножение входных сигналов на соответствующие коэффициенты, записанные предварительно в бло55 ки 4 памяти.

С выходов кодоуправляемых делителей 5 напряжения сигналы поступают на входы сумматора 7, а с его выхо3 12887 да иа вход выходного коммутатора 8, с первого выхода которого через фильтр 9 нижних частот — на выход устройства, При интерполяции сплайном третьего порядка при четырех интерполируемых тачках на интервале под действием сигнала о начале очередного интервала интерполяции, поступившего с генератора 3, блок 2 синхронизации 10 выдает сигнал на управляющий вход коммутатора 1; Последний при этом выдает на свои выходы три значения ординат: на первый выход — сигнал

f(х.. ), на второй выход — сигнал 15

f(x.) и на третий выход — сигнал

f (x;„).

С второго выхода блока 2 синхронизации на адресные входы блоков 4 памяти поступает код < =0, При этом 20 соответствующие значения коэффициентов считываются из блоков 4 памяти на входы кодоуправляемых делите лей 5 напряжения и умножаются на значения соответствующих отсчетов 25 восстанавливаемой функции (в и делителях), а в (и+1)-м делителе на значение, поступившее с выхода запоминающего блока 6 ° В.начальный момент времени сигнал на выходе запоминаю- 30 щего блока 6 равен нулю. Полученные произведения поступают на входы сумматора 7 и далее через коммутатор

8 и. фильтр 9 на выход устройства.

Генератор 3 подает в блок 2 синхронизации сигналы, соответствующие следующим моментам времени восстановления промежуточных значений функции на интервале интерполяции (х;, х. 3. При этом состояние коммутато * ра 1 и запоминающего блока 6 не изменяется, а происходит изменение значений весовых коэффициентов, считываемых с выходов блоков 4 памяти на кодоуправляемые делители 5. Описанный процесс повторяется до завершения обработки текущего интервала интерполяции.

Затем генератор 3 подает в блок

2 синхронизации сигнал о конце ин- 50 тервала интерполяции. По этому сигналу на третьем выходе блока 2 синхронизации появляется сигнал, поступающий на управляющий вход выходного коммутатора 8. С второго выхода блока 2 синхронизации поступает сигнал на адресные входы блоков 4 памяти, по которому из них на кодоуправляемые делители 5 напряжения подаютея

Разряды слова

Слово

1 2 3 4 5

0 0 0 0 0

0 0 0 0 0

0: 0 0 0 0

0 0 0 1 0

0 0 0 l 0

0 0 0 1 0

0 0 l 0 0

0 0 1 0 0

0 . 0 1 0 0

?6

4 весовые коэффициенты, соответствующие вычислению первой производной на конце интервала интерполяции. Полученные произведения поступают на сумматор 7, а результирующий сигнал с выхода сумматора поступает через выходной коммутатор 8 на вход запоминающего блока 6, в котором теперь хранится новое значение производной.

Затем с первого выхода блока 2 синхронизации на управляющий вход коммутатора 1 поступает сигнал, под действием которого на выходах коммутатора 1 происходит циклическая смена сигналов: с первого выхода— на второй, с второго — на третий и т.д, На первый выход коммутатора

1 поступает новое значение сигнала

f(x. ) из совокупности дискретных

1- отсчетов ординат интерполируемой функции. Далее процесс повторяется аналогично описанному.

Блок 2 синхронизации (фиr. .2) работает следующим образом, Каждый импульс, поступивший на

его вход с выхода генератора 3, меняет, состояние счетчика 10. В соответствии с состоянием счетчика 10 меняется сигнал-на его выходах. Под действием этого сигнала на выходах блока 11 памяти появляются выходные сигналы. При четырех промежуточных точках на интервале используется блок 11 памяти, содержащий двенадцать слов по пять двоичных разрядов.

В блок ll памяти записывается информация, отображенная в таблице.

Продолжение таблицы

Слов

Разряды слова

88726 6 восстановления непрерывных сигвалов за счет сохранения непрерывности первой производной при переходе от одного интервала интерполяции к другому.

10 0 0 1 ) 0

11 0 1 0 0 !

0 0

Ь

При этом значение из первого разряда подается на управляющий вход входного коммутатора 1, из разрядов с 2 по 4 - на адресные входы блоков

4 памяти, с последнего пятого разряда — на управляющий вход выходного коммутатора 8. Под действием этих сигналов последовательно выбираются значения коэффициентов из блоков 4 памяти, соответствующих вычислению интерполируемых значений по соотношению (1), затем переключается выходной коммутатор 8 и вычисляется значение а, которое записывается в (1) блок 6, и в последнем такте (слово

12, таблица) подается сигнал, изменяющий состояние выходного коммутатора l. Затем цикл работы повторяется.

Таким образом, предлагаемое устройство позволяет повысить точность

Формула изобретения

Устройство для восстановления

10 непрерывных функций по дискретным отсчетам по авт,св. N - 1125632, о тл и ч а ю щ е е с я тем, что, с . целью повышения точности восстановления функций с учетом непрерывнос15 ти их первых производных, в него дополнительно введены выходной коммутатор, фильтр нижних частот, запоминающий блок, (n+1)-й кодоуправляемый делитель напряжения и (n+l)-й блок памяти, соединенный адресным входом

20 с вторым выходом блока синхронизации, а выходом — с управляющим входом (n+1) -го кодоуправляемого делителя напряжения, подключенного сигнальным входом к выходу запоминающего. блока,а.

25 вЫходом — к соответствующему входу выходного сумматора, выход которого ! | соединен с сигнальным входом выходного коммутатора, подключенного управляющим входом к третьему выходу

30 блока синхронизации, а первым и вторым выходами — к входам фильтра нижних частот и запоминающего блока соответственно.

1288726

Составитель С.Казинов

Редактор Н.Бобкова Техред М.Ходанич Корректор Л.Пилипенко

Заказ 7811/49 Тираж 694 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4