Постоянное запоминающее устройство

Постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть непользовано для запоминания адреса неисправных ячеек памяти в РПЗУ, ПИЗУ, ОЗУ, ПЗУ. Цель изобретения - повышение надежности устройства. Для достижения цели в устройство введен форсирующий элемент 10 с соответствующими связями. Форсирукщий элемент 10 устраняет перезаряд выходной ленты 14, что позволяет получить на ней достоверную информацию к моменту прихода тактового импульса . 1 ил. to 00 оо ел С5

СОЮЗ СОЕЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (511 4 G 11 С 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИД.:ТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3891185/24-24 (22) 29.03.85 (46) 07.02.87. Бюл. В 5 (72) А.Ф.Хоменко, С.В.Высочина, А.Г.Солод и А.М.Копытов (53) 681.327.6(088.8) (56) Патент ФРГ У 3138363, кл. G 11 С 8/00, опублик. 1981.

Патент США Ф 4228528, кл. С 11 С 8/00, опублик. 1980.

Авторское свидетельство СССР

В 1156139, кл. G 11 С 17/00, 1983 ° (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

„„SU„„1288756 A1 (57) Изобретение относится к вычислительной технике и может бьггь использовано для запоминания адреса неисправных ячеек памяти в РПЗУ, ППЗУ, ОЗУ, ПЗУ. Цель изобретения— повышение надежности устройства.

Для достижения цели в устройство введен форсирующий элемент 1О с соответствующими связями. Форсирующий элемент 10 устраняет перезаряд выходной ленты 14, что позволяет получить на ней достоверную информацию к моменту прихода тактового импульса. 1 ил.

1288756

ВНИИПИ Заказ 78 13/50 Тираж 6""

Подписное

Изобретение относится к вычислительной технике и может быть применено для запоминания адреса неисправных ячеек памяти в РПЗУ, ППЗУ, ОЗУ и ПЗУ. 5

Цель изобретения — повышение надежности устройства.

На чертеже изображена блок-схема устройства.

Устройство содержит формирователь сигнала смены адреса, дешифратор

2 слова, дешифратор 3 разрядов, коммутатор 4, накопитель 5, элементы памяти которого состоят из ключевоf5 го транзистора 6 и плавкой перемычки 7, элемент 8 записи, элемент 9 разряда, форсирующий элемент 10, причем коммутатор 4 выполнен на коммутирующих транзисторах 11, истоки которых объединены и являются выхо20 дом устройства, усилитель 12 считывания, мультиплексор 13, выходную .шину 14.

Устройство используется для запоминания адреса неисправной ячейки памяти накопителя РИЗУ, ППЗУ, ОЗУ и ПЗУ. Для запоминания адреса брака используется накопитель 5 из переключаемых перемычек 7. При наличии одного адресного сигнала на дешиф раторе 2 слов могут быть зарезервированы две ячейки основной памяти, двух — четыре ячейки, трех — восемь и т.д. Резервные ячейки расположены

35 в одном столбце основной памяти.

Таким образом, каждая строка в накопителе 5 отвечает за 2 строк в основной матрице и указывает адрес брака этой группы строк. Для запоминания адреса брака используется одна перемычка 7 в накопителе 5.

Для записи адреса неисправной ячейки основного накопителя на входы первой и второй групп подается адрес этой ячейки, а на вход записи — высокое напряжение. При этом пережигается перемычка 7 накопителя 5, соответствующая тесту неисправности в основ..ном накопителе. После пережига пере мычек 7 схема памяти готова к работе.

При смене на входах первой и вто рой групп устройства адреса формирователь 1 открывает элемент 9 разряда, разряжая выходную шину 14 до

Произв.-полигр. пр-тие, r. нуля. Если на входах устанавливается адрес исправной ячейки, которой соответствует непережженная перемычка 7, то потенциал шины 14 повысится. В противном случае повышения не происходит. В случае необходимости информация с шины 14 считывается усилителем 12 считывания, который подает управляющий сигнал на мультиплексор

13. В зависимости от информации на управляющем входе мультиплексор 13 по тактовому сигналу пропускает на выход схемы памяти информацию из основного накопителя или резервного столбц.".

Ф о р м у л а и з о б р е т е н и я

Постоянное запоминающее устройство, содержащее матричный накопитель, дешифратор слов, дешифратор разрядов, формирователь сигнала смены адреса, входы которого соединены с входами дешифраторов, элемент разряда, выполненный на транзисторе, исток которого подключен к шине нулевого потенциала, входы дешифратора слов являются входами первой группы устройства, а выходы соединены со словарными шинами накопителя, выходы дешифратора разрядов являются входами второй группы устройства, коммутатор, входы которого соединены с разрядными шинами накопителя, а выход соединен со стоком транзистора элемента разряда и является выходом устройства, элемент записи, выполненный на транзисторе, исток которого подключен к ши" не нулевого потенциала, о т л и ч аю щ е е с я тем, что, с целью повышения надежности устройства, в него введен форсирующий элемент, выполненный на транзисторе, сток и затвор которого подключены к шине нулевого потенциала, а исток соединен с выходом коммутатора, сток транзистора элемента записи соединен с выходом коммутатора, затвор является входом записи устройства, выход формирователя сигнала смены адреса соединен с затвором транзистора элемента разряда, управляющие входы коммутатора соединены с выходами дешифратора разрядов, Ужгород, ул. Проектная, 4