Устройство для задания тестов

Устройство для задания тестов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля и диагностики цифровых устройств, на;пример БИС ОЗУ. Цель изобретения - повышение достоверности контроля за счет исключения влияния задаваемых тестов на результат контроля. Устройство содержит генератор тактовых импульсов , формирователи импульсов, счетчик, блок задания кодов, регистр числа, блок управления, коммутатор, формирователи фазоманипулированных сигналов За счет введения дополнительных формирователей импульсов и формирователей фазоманипулированных сигналов устройство обеспечивает многократную смену информации на тестируемом объекте, что позволяет исключить влияние задаваемых тестов на результат контроля и тем самым обеспечить более высокую достоверность контроля. 6 ил. i (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

<Ю 4 G 05 В 23/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕНЙЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3944315/24-24 (22) 13.08.85 (46) 15.02.87. Бюл. В 6 (72) В. И. Самсонов, Д. А. Ефремов и В. Б. Чайка (53) 621.396(088.8) (56) Авторское свидетельство СССР

Ф 1038926, кл. 0 05 В 23/02, 1981.

Авторское свидетельство СССР

Ф 1096612, кл. G 05 В 23/02, 1982. (54) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ТЕСТОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля и диагностики цифровых устройств, на-, пример БИС ОЗУ, Цель изобретения— повышение достоверности контроля за

„„SU„„1290265 А 1 счет исключения влияния задаваемых тестов на результат контроля. Устройство содержит генератор тактовых импульсов, формирователи импульсов, счетчик, блок задания кодов, регистр числа, блок управления, коммутатор, формирователи фазоманипулированных сигналов. За счет введения дополнительных формирователей импульсов и формирователей фазоманипулированных сигналов устройство обеспечивает многократную смену информации на тестируемом объекте, что позволяет исключить влияние задаваемых тестов на результат контроля и тем самым обеспечить более высокую достоверность контроля. б ил.

1290265

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля и диагностики цифровых устройств, например БИС ОЗУ.

Цель изобретения — повышение достоверности контроля за счет исключения влияния задаваемых тестов на результат контроля.

На фиг. 1 приведена схема устройства; на фиг, 2 — то же, генератора тактовых импульсов; на фиг. 3 — то же, формирователя импульсов; на фиг. 4 — то же, блока управления, на фиг ° 5 — то же, блока инверсий; на фиг. 6 — временные диаграммы, поясняющие работу устройства.

Устройство (фиг. 1) содержит генератор 1 тактовых импульсов, первый

2.1, второй 2.2 и дополнительные

2.3-2.m формирователи импульсов, счетчик импульсов 3, блок 4 задания кода, регистр 5 числа, блок 6 управления, первый коммутатор 7, формирователи 8.1-8.п фазоманипулированных сигналов, блок инверсий 9, выходную шину 10.

Формирователь 8 ° " фазоманипулированного сигнала (фиг. 1) содержит первый регистр-11, первый D-триггер

12, первый 13, второй 14 и третий 15 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 16 и второй 17 элементы 2И-ИЛИ, Генератор тактовых импульсов (фиг ° 2) содержит генератор 18 эталонной частоты, второй регистр 19, сдвиговый регистр 20, первый элемент

21 И, счетчик 22 и первый цифровой компаратор 23.

Формирователь 2i импульсов(фиг. 3) содержит третий 24 и четвертый 25 регистры,, второй D-триггер 26, первый 27, второй 28 и третий 29 H-Sтриггеры, третий счетчик 30, второй коммутатор 31, второй цифровой компаратор 32, второй 33, третий 34 и четвертый 35 элементы И, элемент

36 ИЛИ.

Блок 6 управления (фиг, 4) содержит генератор 37 импульсов, четвертый счетчик 38, элемент 39 постоянной памяти, элемент 40 согласования, кнопку 41, Блок 9 инверсный (фиг. 5) содержит пятый регистр 42, четвертые элементы 43.1-43.п ИСКЛЮЧАЮЩЕЕ ИЛИ.

Генератор 1 тактовых импульсов предназначен для формирования такто1О

55 вых импульсов для счетчика 3 и синхронизирующих импульсов для формирователей 2,1-2,m импульсов и регистра 5 числа.

Формирователи 2.1-2.m импульсов предназначены для выработки управляющих импульсов с заданными временными параметрами {задержка, длительность) для формирователей 8.1-8.п фазоманипулированных сигналов. Количество m формирователей 2.1-2.m импульсов определяется необходимым количеством управляющих и синхронизирующих импульсов для осуществления процесса контроля. Так, в рассматриваемом примере для контроля БИС ОЗУ типа К581РУ4 необходимо 8 формирователей импульсов.

Счетчик 3 служит для формирования адресов для блока 4 задания кода и представляет собой двоичный 10-разрядный счетчик, выполненный на трех микросхемах К500ИЕ136.

Блок 4 задания кода предназначен для формирования импульсных последовательностей с заданным чередованием логических "1 и "O", т.е. требуемых тестов для проверки определенных функций объекта контроля, Длина

ФР тестов определяется объемом проверки. Блок 4 задания кода представляет собой п-разрядное оперативное запоминающее устройство (ОЗУ), выполненное на микросхемах К500РУ415.

Регистр 5 числа предназначен для записи и временного хранения информации, формируемой блоком 4 задания кода, и передачи ее (информации) в формирователи 8.1-8.п фазоманипулированных сигналов по сигналам синхронизации, поступающим с выхода сдвигового регистра 20 генератора 1 тактовых импульсов, Регистр 5 числа представляет собой и-разрядный регистр (n определяется количеством выводов контролируемого объекта), выполненный на микросхемах K500TN213. В рассматриваемом примере применены 64 названные микросхемы для организации

128-разрядного регистра 5 числа.

Блок 6 управления служит для информации работы узлов устройства в процессе формирования испытательных тестов-сигналов воздействия для объекта контроля.

Коммута.тор 7 предназначен для трансляции выходных импульсов с фор" мирователей 2.1-2.m импульсов на

12902

3 входы формирователей 8.1-8 ° и по командам с блока 6 управления. Коммутатор выполнен на мультиплексорах (128 микросхем К150КП163).

Формирователи 8.1-8,п фазоманипулированных сигналов служат для выработки (по командам с блока 6 управления) импульсов, фаза которых зависит от временного положения сигналов, поступающих с выходов блока 6 управления. Регистр ll каждого из формирователей служит для приема и временного хранения информации о временньгх соотношениях фазоманипулированного сигнала, поступающей из блока 6 управления, и передачи этой информации в блоки 12, 13, 14, 16 и

17, Регистр ll представляет собой

9-разрядный регистр памяти, выполненный на трех микросхемах К500ЛП129.

D-триггер 12 предназначен для сдвига по времени информации, поступающей с регистра 5 числа, на интервал времени, задаваемый одним из формирователей импульсов блока 2, вы25 бранным посредством коммутатора 7, D-триггер 12 выполнен на микросхемах

К500ТИ231, Логические элементы 13 и

14 ИСКЛЮЧАЮЩЕЕ ИЛИ служат для формирования инвертированных и неинвертированных сигналов, обеспечивающих выработку фазоманипулированных сигналов, Элемент 15 ИСКЛЮЧАЮШЕЕ ИЛИ предназначен для сравнения сигналов, поступающих с выходов элементов 16 и 35

17 2И-ИЛИ и окончательного формирования (по результатам сравнения) фазоманипулированного сигнала, Элементы 16 и 17 2И-ИЛИ служат для пропускания сигналов с выходов регистра 5

40 числа z» коммутатора 7 на входы элемента 15 ИСКЛЮЧАЮЩЕЕ ИЛИ по сигналам разрешения с выхода регистра 11. Элементы 13, 14 и 15 выполнены на микросхемах К500ЛП107, элементы 16 и 17

45 на двух микросхемах К500ЛК12!.

Блок 9 инверсии служит для формирования инвертированных импульсов из фазоманипулированных сигналов формирователей 8.1-8.п по сигналам управления из блока 6 . Коммутатор 31 выполнен на микросхеме К500ЛК107, цифровой компаратор 32 на микросхеме

К500ЛМ102.

Генератор 37 импульсов служит для формирования счетных импульсов, подаваемых на счетчик 38, предназначенный для формирования адреса элемента 39.

Элемент 39 постоянной памяти предназначен для хранения программы контроля и передачи ее через элемент

40 согласования в блоки 1, 2, 4, 7, 8.1-8.п и.9. Элемент 39 представляет собой 32-разрядную память глубиной

64К, выполненную на микросхемах

К57ХРФЗ.

Элемент 40 согласования представляет собой стандартные канальные приемоперецающие устройства с дешифраторами (микросхемы серии К559ИП).

Устройство (фиг. 2) работает следующим образом. !

При нажатии кнопки 41 блока 6 управления (фиг, 4) осуществляется запуск генератора 37 импульсов, и счетчик 38 производит выбор адресов элемента 39 постоянной памяти. Через элемент 40 согласования в регистры памяти узлов и блоков устройства заносится информация о параметрах формируемьгх тестов. В регистр 19 генератора 1 тактовых импульсов записыва-. ется информация о длительности периода следования тактовых импульсов, обеспечивающих заданную частоту формируемьгх тестов, в регистры 24 и 25 формирователей импульсов 2.1-2.m заносится информация о величинах задержки и длительности формируемых импульсов. B ячейки оперативной памяти блока 4 задания кода заносятсй данные, необходимые для формирования тестов (импульсных последовательностей), которые используются в качестве входных воздействий для контролируемых БИС, на управляющие входы коммутатора 7 поступает информация о по-. следовательности подключения выходов формирователей 2.1-2.ш импульсов к входам формирователей 8.1-8.п фазоманипулированных сигналов, в регистры

11 формирователей 8.1-8.п записывается информация о временных соотношениях фазоманипулированных сигналов, в регистр 42 блока 9 инверсий поступает информация о реализации режима инверсии выходной информации с формирователей 8.1-8.п. По окончании процесса записи информации с вьгхода блока 4 задания кода на вход элемента 21 И генератора 1 тактовых импульсов (фиг. 2) поступает сигнал разрешения на прохождение импульсов с выхода генератора 18 эталонной

1290265 частоты на вход счетчика 22, на выходах разрядов которого устанавливается и-разрядный код, поступающий на цифровой компаратор 23, где сравнивается с кодом, записанным в регистре 19. При равенстве кодов цифровой компаратор 23 формирует импульс, который поступает на вход сброса счетчика 22 и информационный вход сдвигового регистра 20, на синхронизирующий вход которого приходят импульсы с генератора 18 эталонной частоты. На выходе сдвигового регистра

20 формируются тактовые импульсы для блока 2 формирователей импульсов, счетчика 3 и регистра 5 числа. По приходу тактового импульса с выхода сдвигового регистра 20 генератора 1 (фиг. 6а, момент времени t) íà S-вход триггера 28 и первый вход элемента

36 ИЛИ блока 2 (фиг, 3) осуществляется перевод каждого из формироватеЛей

2.1- 2.m импульсов в режим формирования переднего фронта импульса (задержки). При этом на прямом выходе триггера 28 устанавливается уровень логической "1", а на инверсном — "0".

Сигнал 1 поступает на управляющий вход коммутатора 31, разрешая прохождение через него информации с выхода регистра 24 на входы цифрового компаратора 32. По приходу импульса с „ генератора 18 эталонной частоты блока íà S-вход триггера 26 и элемент

35 И происходит сброс счетчика 30 и установка триггера 27 в состояние, при котором на его выходе устанавливается 1, поступающая на второй вход элемента 35 и разрешающая прохождение через него тактовых импульсов с выхода генератора 18 эталонной частоты блока 1 на счетный вход счетчика

30 блока 2 (фиг. 1). .На выходе счетчика 30 устанавливается и-разрядный код, поступающий на другую группу входов цифрового компаратора 32, где происходит сравнение его (кода) с выходной информацией регистра 24, прошедшей через коммутатор 31. При равенстве кодов на выходе цифрового компаратора 32 формируется импульс который поступает на первые входы логических элементов 33 и 34 И. Так как на втором входе элемента 33 И установлена "1" (с прямого выхода триггера 28), то импульс с выхода цифрового компаратора 32 проходит через элемент 33 И на входы триггеров 28 и 29 и элемента 36 ИЛИ. При этом триггер 28 изменяет свое состояние, на его прямом выходе устанавливается "0", а на инверсном — "1", 5 разрешающая прохождение информации через элемент 34 И в режиме формирования заднего фронта импульса (длительности), происходящего описанным образом с той лишь разницей, что вместо регистра 24 работает регистр 25..

Передний и задний фронты импульса фиксируются триггером 29. На фиг. 60 и ь показаны сигналы на выходе триггеров 29 формирователей 2.i, 2.! импульсов. Передний фронт импульса на выходе формирователя 2,i сформирован в момент времени t с задержкой о, а передний фронт на выходе формирователя 2! — в момент времени t9 с задержкой . Задние фронты этих импульсов формируются в моменты времени t, t соответственно. Таким образом, на выходе триггера 29 формирователя 2 импульсов сформирован им25

/ пульс длительностью ., а на выходе триггера. 29 формирователя 2 — импульс длительностью, Аналогичным образом на выходах остальных формирователей„2,1-2,m импульсов формируются импульсы с заданными значениями задержки и длительности.

С выхода сдвигового регистра 20 генератора 1 тактовых импульсов (фиг. ?, I импульсы поступают на вход счетчика 3 .г

35 (фиг. 1),, который осуществляет выбор адресов ячеек оперативной памяти блока 4 задания кода, информация с выходов которого поступает на входы регистра 5 числа и переписываетс в не40 го по приходу тактовых импульсов с генератора 1, Выходная информация регистра 5 числа .(фиг. 62) с прямых выходов постуйает на информационные входы триггеров 12 и элемент 16 2И45 ИЛИ, входящих в состав формирователей 8.1-8.п фазоманипулированных сигналов. Информация с инверсных выходов регистра 5 числа подается на элемент

17 2И-ИЛИ. На синхронизирующие входы

50 триггеров 12 и первые входы элементов 13 ИСКЛЮЧАЮЩЕЕ ИЛИ через коммутатор 7 проходит информация с выхода формирователя 2i импульсов, а на первые входы элементов 14 ИСКЛЮЧАЮЩЕЕ

55 ИЛИ вЂ” информация с выхода формирова" теля 2j импульсов (i = 1, = 2).

В формирователях 8,1-8.п происходит формирование импульсов, фаза ко"

1290265

50 торых зависит от временного положения сигналов, записанного в регистрах

11 в виде кодов чисел.

Пусть в регистрах ll шести формирователей 8.1-8.6 фазоманипулированных сигналов записаны коды следуюших чисел: е

000001101 — формирователь 8.1

011000000 8.2

010000101 8.3

101001100 8.4

011010100— 8.5

000100000 8.6

При этом на выходах формирователей

8.1-8.6 фазоманипулированных сигналов будут сформированы импульсы, форма которых показана на фиг. (g,e,ж,ц,к, h соответственно. Импульсы с выходов формирователей 8.18.п фазоманипулированных сигналов поступают на первые входы элементов

43-1-43.п ИСКЛНЧА1О1ПЕЕ ИЛИ (фиг. 5), на вторые входы которых с выходов разрядов регистра 42 поступает код числа в виде "0" или "1", ранее описанного из элемента постоянной памяти 39 блока 6 управления и несущего информацию о реализации режима инверсии блоком 9. Если на вторые входы элементов 43.1-43,п ИСКЛМЧАЮПЖЕ

ИЛИ установлены "0"t, то информация с выходов формирователей 8-1-8,п фазбманипулированных сигналов проходит на выходную шину устройства без изменения, Инвертирование информации происходит, если на вторых входах.элементов 43,1-43.п установлены

tt 1 tl

В результате устройство обеспечивает формирование тестов, которые используются в качестве сигналов воздействия при функциональном контроле сложных электронных схем.

Использование устройства эффективно в случае, когда в результате удержания входных воздействий на объект контроля, например микросхему ОЗУ, отдельные элементы этой микросхемы, например адресные регистры, как бы подменяются элементами устройства задания тестов, формирующими адрес. В результате отказы адресных регистров микросхем (или других элементов) "маскируются верно работающим элементом устроиства задания тестов, что приводит к необнаружению отказа и низкой достоверности контроля, 5

f5

Так, при контроле БИС ОЗУ типа

134РУ6 наблюдаются случаи прохождения записываемых в ОЗУ входных воздействий на выходы ОЗУ из-эа неисправностей внутри БИС. Поскольку в данном случае выходная информация БИС ОЗУ соответствует ожидаемой, устройство контроля квалифицирует негодную БИС как годную. Неисправности такого типа выявляются лишь при функционировании в объекте применения.

При контроле БИС. ОЗУ типов 581РУ4, 565РУЗ, 383КП1 и др., имеющих внутреннйе регистры памяти адреса строки и адреса столбца, наблюдаются случаи признания БИС годной при неисправностях регистра памяти адреса строки.

Объясняется это тем, что информация адреса строки, задаваемая устройством формирования теста, с входной шины объекта контроля проходит, минуя внутренний регистр, на выходную шину, т.е. осуществляется подмена работы внутреннего адресного регистра объекта контроля регистром числа, входящим в состав устройства для задания тестов. В результате оценка работоспособности БИС ошибочная.

Кроме того, наличие неизменной информации на входной шине объекта контроля в течение всего времени контроля не позволяет оценить динамичес кие свойства входных регистров памяти объектов с памятью емкостного типа в отношении времени хранения информации.

Введение ll формирователей 8.18.п фазоманипулированных сигналов дает возможность из сигналов, поступающих с выходов формирователей 2.1—

2,m импульсов и регистра 5 числа, формировать импульсы, фаза которых зависит от временного положения упомянутых исходных сигналов. Это, в свою очередь, обеспечивает многократную смену информации, которая выражается в чередовании истинной и ложной информации, формируемой на выходе устройства для задания тестов.

Если при этом объект контроля однозначно повторяет задаваемый тест, то можно считать его негодным и выявить таким образом его отход, который не маскируется действием устройства задания тестов, т.е. в процессе контроля осуществляется многократная смена информации, позволяющая исключить влияние формируемых тестов на резульl0

9 l2902 тат контроля и тем самым обеспечить высокую достоверность контроля функционирования проверяемого объекта, формула изобретения

Устройство для задания тестов, содержащее регистр числа, генератор тактовых импульсов, соединенный первым выходом со счетным входом счетчика импульсов, коммутатор, блок задания кода и первый формирователь импульсов, соединенные управляющими входами с соответствующими управляющими выходами блока управления, а также второй формирователь импульсов и блок инверсии, выходы которого являются выходами устройства, о т— л и ч а ю щ е е с я тем, что, с целью повыщения достоверности контроля за счет исключения влияния задаваемых тестов на результат контроля, в устройство введены дополнительные формирователи импульсов, п формирователей фазоманипулированных сигналов (n — разрядность регистра числа), причем первые входы второго и дополнительных формирователей импульсов соединены с соответствующими управляющими выходами блока управления, первые входы генератора тактовых импульсов соединены с соответствующими управляющими выходами блока управления, второн выход с синхровходом :,истра числа, третий и четвертый выходы соответственно — с третьими и четвертыми входами всех формирователей импульсов, соединенных выходами с информационными входами коммутатора, соединенного первыми выходами с первыми входами соответствующих формирователей фазоманипулированных сигналов, вторые входы которых соединены с соответствующими вторыми выходами коммутатора, третьи входы — с соответствуЮщнми первыми выходами реги- стра числа, соединенного вторыми выходами cчетвертыми входами соответствующих формирователей фазоманипулированных сигналов, информационными входами — с первыми выходами блока задания кодов, соединенного адресными входами с выходами счетчика импульсов, выходы формирователей фазоманипулированйых сигналов соединены с соответствующими первыми входами блока инверсии, соединенного вторыми входами с соответствующими управляющими выходами блока управления, пятые входы каждого из формирователей фазоманипулированных сигналов соединены с соответствующими управляющими выходами блока управления, второй выход блока задания кодов соединен с .вторым входом генератора импульсов.

1290265

l290265

Рл &олго 4 гу 5 у5

1290265

И ишиом

ЯычюЯз

1290265

Составитель Н, Главизнина

Редактор А. Гулько Техред JI. Сердюкова Корректор С. Шекмар ь

; Заказ 7899/44

Тираж 864 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4