Устройство для регистрации аналоговой информации

Устройство для регистрации аналоговой информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к средствам регистрации аналоговых сигналов в цифровой форме с целью последующей обработки на ЭВМ. Изобретение позволяет повысить быстродействие устройства за счет уменьшения затрат времени на управление коммутацией информационных входов. Указанная задача решается путем введения в известное устройство распределителя заявок , регистра заявок и шифратора. 3 з.п.ф-лы 5 ил. ts:) со о сх 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3922846/24-24 (22) 05.07.85 (46) 15.02.87. Бюл. № 6 (71) Ордена Трудового Красного Знамени институт технической кибернетики АН БССР (72) В. П. Загорский, И. С. Пугачев и А. Г. Ярусов (53) 681.14 (088.8) (56) Авторское свидетельство СССР № 402865; кл. G 06 F 3/00, 1971.

Авторское свидетельство СССР № 1164548, кл. G 01 D 9/00, 1982.

„„SU,„„1290284 (5D 4 G 06 F 3 00 (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ

АНАЛОГОВОЙ ИНФОРМАЦИИ (57) Изобретение относится к средствам регистрации аналоговых сигналов в цифровой форме с целью последующей обработки на ЭВМ. Изобретение позволяет повысить быстродействие устройства за счет уменьшения затрат времени на управление коммутацией информационных входов. Указанная задача решается путем введения в известное устройство распределителя заявок, регистра заявок и шифратора. 3 з.п.ф-лы

5 ил.

1290284

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматизации экспериментальных исследований как для регистрации, так и для непосредственного ввода аналоговой информации в ЭВМ.

Цель изобретения — повышение быстродействия устройства.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — схема распределителя заявок; на фиг. 3 — схема регистра заявок; на фиг. 4 — схема анализатора потока заявок; на фиг. 5 — схема узла блокировки.

Устройство (фиг. 1) содержит мультиплексор 1, аналого-цифровой преобразователь 2, блок 3 памяти, шифратор 4, распределитель 5 заявок, регистр 6 заявок, анализатор 7 потока заявок, формирователь

8 импульсов опроса, в который входят узел

9 коммутации, делитель 10 и генератор 11.

Распределитель 5 заявок (фиг. 2) содержит по числу каналов группы 12 элементов И 13, узлы 14 блокировки и элементы

ИЛИ вЂ” НЕ 15.

Регистр 6 заявок (фиг. 3) содержит по числу каналов элементы И 16, элементы 17 задержки, триггеры !8.

Анализатор 7 потока заявок (фиг. 4) содержит по числу каналов элементы 19 памяти, сумматор 20, регистр 21, элемент

И 22.

Узел 14 блокировки (фиг. 5) содержит по числу каналов элементы И вЂ” НЕ и элемент И.

Устройство работает следующим образом.

Перед началом работы каждого канала в узле 9 коммутации устанавливается необходимое значение периода Т опроса канала из ряда Т = т 2" (где п= О, 1,....; т — время, необходимое на формирование и регистрацию одного отсчета сигнала), наилучшим образом соответствующее частотному диапазону входного аналогового сигнала по данному каналу. Делитель 10 частоты устанавливает соответствующий коэффициент деления частоты синхроимпульсов (СИ), поступающих от генератора 11. Таким образом, на каждом из выходов (количество выходов

N) делителя 10 частоты формируются периодические последовательности импульсов— заявок на отсчеты. Заявки на отсчеты поступают в N-разрядный регистр 6, где запоминаются при наличии соответствующих разрешений от анализатора 7.

Сигналы разрешения в анализаторе 7 вырабатываются на основании анализа условия согласования пропускной способности тракта коммутации — регистрации с суммарным потоком заявок на отсчеты: (1) где g

5 10

I5

При оценке входного потока заявок принимаются во внимание как потоки каналов, поставленных на обслуживание, т.е. уже опрашиваемых, так и требующих обслуживания, о чем свидетельствует появление новых запросов g> — 1. Если постановка на обслуживание какого-либо нового канала вызывает нарушение условия (1), то этот канал на обслуживание не ставится, т.е. не вырабатывается сигнал разрешения этого канала, а заявки на отсчеты не проходят в регистр 6. Моменты обслуживания заяВок, находящихся в регистре 6, распределяются по времени распределителем 5 в соответствии с их приоритетами, устанавливаемыми в порядке возрастания периодов следования заявок. При этом время их хранения в регистре 6 не превышает периода поступления, что исключает пропуск опроса каналов и обеспечивает максимальное использование быстродействия тракта коммутациирегистрации.

Распределитель 5 построен по комбинационной схеме, поэтому заявки без дополнительных задержек времени поступают с его выходов на мультиплексор 1, который переключается в нужное состояние. Осуществляется преобразование сигнала АЦП 2, с выхода которого цифровой код отсчета поступает в блок 3 памяти, где к нему добавляется адрес в виде кода номера канала (КНК), формируемый шифратором 4 из позиционного двоичного кода на шине КК управления мультиплексором 1. Позиционный двоичный код шины КК поступает также в регистр, где осуществляется сброс соответствующих заявок на отсчеты.

В распределителе 5 для каждого канала имеются группы элементов И 12, составленные из М трехвходовых элементов И 13.

Заявки на отсчеты поступают по шине ТТК каждая на свою группу 12 и проходят через тот элемент И !3, для которого совпадают еще два условия: имеется разрешение на соответствующей линиии шины «Разрешение» и установлен позиционный код соответствующего периода опроса данного канала.

Таким образом, заявка появляется на том выходе группы 12, который соответствует текущему приоритету данного канала, Например, если по второму каналу установлен период опроса Хо 2 (позиционный код на шине УС вЂ” 0100...0), а по первому каналу—

Ме 3 (позиционный код на шине УС вЂ” 00100...

О), то заявки на отсчеты появляются в первой группе 12 на третьем выходе, а во второй — на втором. Далее заявки поступают на входы узлов 14 блокировки, количество которых равно N, так, что первые выходы с наибольшим приоритетом групп 12 объединяются первым узлом 14, вторые— вторым и т. д. Узел 14 блокировки работает таким образом, что на его выход проходит только сигнал с наивысшим приори1290284

Формула изобретения тетом, все остальные блокируются. Например, если возбуждены первый и второй входы, то «1» устанавливается только на первом выходе.

Внутренняя структура N-разрядного узла

14 блокировки показана на фиг. 5. Наращивание разрядности узла блокировки осуществляется по сигналам переноса, для чего предусмотрены вход 1Р переноса и выход ОР

Шина КК управления мультиплексором формируется объединением по ИЛИ соответствующих выходов узлов 14 блокировки.

Заявки на отсчеты поступают по шине Т из формирователя 8, строб ируются сигналами «Разрешение» из анализатора 7 спомощью элементов И 16 и запоминаются в триггерах 18. Сброс триггеров 18 осуществляется сигналами управления мультиплексоров по шине КК через элементы 17 задержки. Величина задержки равна времени т, необходимому на формирование одного отсчета.

Анализатор 7 осуществляет периодическую проверку условия (1) согласования пропускной способности устройства с суммарным потоком отсчетов. Для этого анализатор 7 содержит по числу каналов элементы (ПЗУ) памяти 19, адресные входы которых связаны с соответствующими группами проводов шины УС. В ПЗУ по адресам записаны коды сетки частот преобразования сигналов, которые формируются на выходе ПЗУ при наличии соответствующего запроса g, который стробирует адрес. Коды частот преобразования поступают на сумматор 20, переполнение которого означает нарушение условия (1) . Элемент И 22 контролирует это переполнение и при его наличии запрещает перезапись запросов в регистр 21. Выходы регистра 21 являются шиной разрешения на обслуживание каналов.

1. Устройство для регистрации аналоговой информации, содержащее мультиплексор, аналого-цифровой преобразователь, формирователь импульсов, анализатор потока заявок и блок памяти, входы первой группы мультиплексора являются информационными входами устройства, выход мультиплексора соединен с входом аналого-цифрового преобразователя, выходы которого соединены с входами первой группы блока памяти, входы первой группы анализатора потока заявок являются входами запросов устройства, выходы первой группы формирователя импульсов соединены с входами второй группы анализатора потока заявок, вход которого соединен с выходом форми5

50 рователя импульсов, отличающееся тем, с что, с целью повышения быстродействия, в него введены распределитель заявок, регистр заявок и шифратор, выходы анализатора потока заявок соединены с входами второй и третьей групп распределителя заявок и регистра заявок соответственно, входы третьей группы распределителя заявок объединены с входами второй группы анализатора потока заявок, выходы второй группы формирователя импульсов соединены с входами первой группы регистра заявок, выходы которого соединены с входами первой группы распределителя заявок, выходы которого соединены с входами шифратора и входами второй группы мультиплексора и регистра заявок, выходы шифратора соединены с входами второй группы блока памяти.

2. Устройство по п. 1, отличающееся тем, что распределитель заявок содержит группы элементов И, группы узлов блокировки и элементы ИЛИ вЂ” НЕ, первые входы элементов И групп являются входами первой группы распределителя заявок, вторые входы элементов И групп являются входами третьей группы распределителя заявок, входы групп элементов И групп являютея входами второй группы распределителя заявок, выходы элементов И групп соединены с входами узлов блокировки, выход каждого из которых соединен с входом последующего, а выходы соединены с входами элементов

ИЛИ вЂ” HE, выходы которых являются выходами распределителя заявок.

3. Устройство по п. 1, отличающееся тем, что регистр заявок содержит элементы И, элементы задержки и триггеры, первые и вторые входы элементов И являются входами первой и третьей групп регистра заявок, входы элементов задержки являются входами второй группы регистра заявок, выходы элементов И соединены с первыми входами триггеров, выходы элементов задержки соединены с вторыми входами триггеров, выходы которых являются выходами регистра заявок.

2. Устройство по и. 1, отличающееся тем, что анализатор потока заявок содержит элементы памяти, сумматор, регистр и элемент И, адресные входы элементов памяти являются входами второй группы анализатора, информационные входы регистра и входы блокировки являются входами первой группы анализатора, выходы элементов памяти соединены с входами сумматора, выход переполнения которого соединен с первым входом элемента И, выход которого соединен с синхровходом регистра, выходы которого являются выходами анализатора, второй вход элемента И является входом ан ал из а тор а.

1290284

Aeonпгп&е

cueacrn

1290284

1290284 .Ух

ХР лере

Составитель В. Верховский

Редактор М. Дылын Техред И. Верес Корректор А. Зимокосов

Заказ 7901/45 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4