Устройство для возведения в степень

Устройство для возведения в степень

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, предназначено для использования в вычислительных машинах и обеспечивает обработку данных в формате с плавающей запятой. Устройство содержит регистр 1 мантиссы основания степени., регистр 2 показателя степени, регистр 3 мантиссы результата, умножитель 4, триггер 5 знака мантиссы основания степени , регистр 6 порядка основания степени, элемент И 7, блоки памяти. . 8 - 12,промежуточные регистры 13 -16, триггер 17, сумматор 18, триггер 1У знака мантиссы результата, регистр 20 порядка результата. Мантисса основания степени, порядок основания степени, показатель степени, знак мантиссы основания степени подаются на входы 21, 26, 22 и 24 устройства соответственно. На выходах 25, 27 и 28 формируются знак мантиссы, порядок и мантисса результата соответственно . Тактирование осуществляется по входу 23 устройства. Вычисления проводятся на основе сегментной аппроксимации степенных функций . 2 Ш1. (Л J гг к ьо о о bo о СХ)

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (51)4 G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ к втоесному свидкт льствм

23 22 М

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3926492/24-24 (22) 08.07.85 (46) 15.02.87.Вюл. У 6 (72) Г.Ф.Криворучко и В.M.Крищишин. (53) 681.325 (088.8 ) (56) Авторское свидетельство СССР

У 744556, кл. G 06 F 7/38, 1979.

Уокерли Дж. Архитектура и программирование микроЭВМ. - M. Мир, 1984, книга 1, с.148.

Авторское свидетельство СССР

Р 1087990, кл. G 06 F 7/552, 1983. ,(54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В

СТЕПЕНЬ (57) Изобретение относится к вычислительной технике, предназначено для использования в вычислительных машинах и обеспечивает обработку данных в формате с плавающей запятой.

Устройство содержит регистр 1 мантиссы основания степени, регистр 2

„„SU„„2 0308 показателя степени, регистр 3 мантиссы результата, умножитель 4, триггер 5 знака мантиссы основания степени, регистр 6 порядка основания степени, элемент И 7, блоки памяти .

8 — 12,промежуточные регистры 13 - 16, триггер 17, сумматор 18, триггер 19 знака мантиссы результата, регистр 20 порядка результата. Мантисса основания степени, порядок основания степени, показатель степени, знак мантиссы основания степени подаются на входы 21, 26, 22 и 24 устройства соответственно. На выходах 25, 27 и 28 формируются знак мантиссы, порядок и мантисса результата соответственно. Тактирование осуществляется по входу 23 устройства. Вычисления проводятся на основе сегментной аппроксимации степенных функций. 2 ил.

1 290308

Изобретение относится к вычисли-тельной технике и предназначено для использования в вычислительных машинах и устройствах с обработкой данных в формате с плавающей запятой.

Цель изобретения — расширение, функциональных возможностей устройства за счет обработки чисел в формате с плавающей запятой.

На фиг.1 представлена функциональная схема устройства; на фиг,2 график кусочно-линейного приближения функции у = х с точностью з

0,025.

Устройство содержит регистр 1 мантиссы основания степени, регистр

2 показателя степени, регистр 3 мантиссы результата, умножитель 4, триггер 5 знака мантиссы основания степени, регистр 6 порядка основания степени, элемент И 7, пср1зый 8, второй 9, третий 10, четвертый 11 и пятый 12 блоки памяти, первый 13, второй 14, третии 15 и четвертый 16 промежуточные регистры, триггер 17, сумматор IS, трш гер 19 знака мантиссы результата и регистр 20 порядка результата.

Устройство имеет вход 21 мантиссы основания степени, вход 22 показателя степени, тактовый вход 23, вход 24 знака мантиссы основания степени, выход 25 знака мантиссы результата) вход 26 порядка основания степ ни, выход 27 порядка результата и выход 28 мантиссы результата.

Разрядность регистра 2 показателя степени и промежуточного регистра 16 равна . Разрядность регистра. 6 порядка основания степени и регистра 20 порядка результата равна m разрядность регистра 1 мантиссы основания степени, промежуточного регистра 14 и регистра 3 мантиссы результата равна и, а разрядность промежуточного регистра 15 равна р, промежуточного регистра 13 равна з (s равно количеству интервалов приближения р =- m+7).

Вычисление функции у =- х от аргумента х(2 < х с 2, с - целое) производится следующим ооразом. В формате с плавающей запятой аргумент

Способы представления порядка и мантиссы чисел с плавающей запятой в современных 3ВМ известны.

Используется следующий алгоритм: х = (х 2 )с

1 1 х, 2, если х, F (1/2,1) 2 х,. 2, если х, Е 111//44,1/2) С Х2 С-С+1

2 х, 2, если х E:12, 2 ) Заметим, что любое из выражений с с с-1 с х, 2 х,...,2 х является нор1 ! мализованным числом. Вычисление ман—, тиссы х,2х,,...,2 х, на каж9 1 3 9 из отрезков 12 ; »,Г2 ; 2 ™), -1 1-С ...,(2, 2 ) производится на основе метода сегментной аппроксимации с с С-1 с функций х, 2х,...,2 х,, выра11 жением вида у =- А + 13_#_, где А и В коэффициенты наилучшего равномерного

25 приближения, минимизирующие абсолютную погрЕшность. Каждьп1 из интер -с валов (2 ч, »,..., (?,2 ) разбивается на подинтервалы, количество которьы определяется требуемой точ30 ностью.

На разных подинтервалах константы

А и В имеют различнь1е значения. Кон.станты В хранятся в блоке 10 памяти, а константы А- в блоке ll памяти. В блоке 8 памяти хранятся значения произведений х с для всех значений х и с. Для э"..îãî входы младших

Ь разрядов адреса блока 8 памяти соединены с выходами регистра б порядка основания степени, а входы старших разрядов адреса блока 8 памяти соединены с выходами регистра 2 показателя степени, В блоке 9 памяти хра ится управляющая информация. Млад— шие разряды каждого слова, хранящегося в блоке памяти 9, задают номер подинтервала, который служи-. адресом при выборе констант А и В. Старшие разряды каждо-.о слова из блока памяти задают смещение порядка 0,1, ...,с-i для каждого с ° В блоке 12 памяти хранятся значения х с, х с 12 ° e рх ° c. c+I т е произво

2 дитсч формирование порядка результах представляется B виде у:= х . 2 2 где х, — мантисса аргумента; х 2 — порядок аргумента .,55

Блоки 8,10 11 и 1" памяти могут быть построены на ЛЗУ. Блок 9 памяти предназначен для формгipoBRHHR уп равляющих слов, соответствующих дан5

25

40

50 устройства.

5 12

По сравнению с прототипом диапа- зон входных чисел расширен в э 2 2"

-э " --«2-„- 2 раз.

Когда число разрядов порядка

m 7 диапазон входных чисел расширен в 64 раза.

Формула и э о б р е т е н и я

Устройство для возведения в сте- пень, содержащее регистр мантиссы основания степени, регистр показателя степени, регистр мантиссы результата и умножитель, причем информационный вход регистра мантиссы ос— нования степени является входом мантиссы основания степени устройства, информационный вход регистра показателя степени является входом показателя степени устройства, выход регистра мантиссы основания сте-, пени соединен с входом первого со" множителя умножителя, входы синхронизации регистра мантиссы основания степени, регистра показателя степени и регистра мантиссы результата подключены к входу синхронизации устройства, о т л и ч а ю щ е ес я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения обработки данных в формате с плавающей запятой, устройство содержит триггер знака мантиссы основания степени, регистр порядка основания степени, элемент И, пять блоков памяти, четыре промежуточных регистра, триггер, сумматор, триггер знака мантиссы результата, регистр порядка результата, причем информационный вход триггера знака мантиссы осно. вания степени является входом знака мантиссы основания степени устройства, выход триггера знака мантиссы основайия степени соединен с первым входом элемента И, второй вход которого соединен с выходом младшего разряда регистра показателя степени, выход элемента И соединенс информационным входом триггера, выход которого соединен с информационным входом триггера знака мантиссы результата, выход которого является выходом знака мантиссы результа90308 6 та устройства, выход регистра показателя степени соединен с входами старших разрядов адреса первого и второго блоков памяти, выход младших разрядов второго блока памяти соединен с входом адреса третьего блока памяти и с информационным входом первого промежуточного регистра, выход которого соединен с входом адреса четвертого блока памяти, выход регистра мантиссы основания степени соединен с входом младших разрядов адреса второго блока памяти, выход третьего блока памяти соединен с входом второго сомножителя умножителя, выход которого подключен к информационному входу второго промежуточного регистра, выход которого соединен с входом первого слагаемого сумматора, вход второго слагаемого которого соединен с выходом четвертого блока памяти, выход сумматора соединен с информационным входом регистра мантиссы результата, информационный вход регистра порядка основания степени является входом порядка основания степени устройства, выход регистра порядка основания соединен с входом младших разряддв адреса первого блока памяти, выход которого подключен к информационному входу третьего промежуточного регистра, выходы разрядов которого соединены с входами старших разрядов адреса пятого блока памяти, младшие разряды входа адреса которого соединены с выходом четвертого промежуточного регистра, информационный вход которого соединен с выходом старших разрядов второго блока памяти, выход пятого блока памяти соединен с информационным входом регистра порядкм результата, выход которого является выходом порядка результата устройства, выход регист,ра мантиссы результата является выходом мантиссы результата устройства, входы синхронизации триггера знака .мантиссы основания степени, регистра порядка основания степени, триггера, четырех промежуточных регистров, триггера знака мантиссы, результата и регистра порядка результата подключены к входу синхронизации! 290308 ному интервалу приближения и вычисляемой функции у = х . Блок 9 памяти имеет большое количество адресных входов (n+I), но управляющие слова меняются только при переходе от интервала к интервалу.

Из-за большого количества адресных входов блок 9 памяти целесообразно реализовать не на ПЗУ, а на программируемой логической матрице (например, при I=4, n=12 для реализации блока 9 памяти достаточно использовать 1 микросхему 556PT1) . з

Например, для функции у = х при вычислении с точностью C = 0,025 управляющая информация в блоке 8 памяти (фиг.2) представлена в таблчце.

Устройство работает следующим 20 образом.

В первом такте работы устройства в регистр 2 показателя степени поступает значение показателя степени с. В том же такте в триггер 5 знака мантиссы основания степени, регистр

6 порядка основания степени и регистр 1 мантиссы основания степени, поступают соответственно значения знака мантиссы основания степени, 30 порядка основания степени х, и мантиссы основания степени х,. При :омощи элемента И 7 образуется значение знака мантиссы, результата. Гсли показатель степени с является чет35 ным числом„т.е. младший разряд равен нулю, то на выходе элемента И 7

"0" (мантисса результата положительна), если с нечетное число, то через элемент И 7 с выхода триггера 5 зна- !О ка мантиссы основания степени пропускается старое значение знака.

На выходе блока 8 памяти формируется значение х — с. При этом если г значение х представляет собой энаг чение порядка со смещением, то на вы- ходе блока 8 памяти будет значение (х — и) с, где р — величина смещения. г

Из блока 9 памяти по адресу„ который определяется значением показателя сте-50 пени и значением мантиссы основания степени, выбирается управляющее слово. В зависимости от того, в каком интервале (2, 2 ),... „, 2 п,1) находится число х, в старших разt рядах управляющего слова будет значение смещения порядка с--l, с-2, * ° °, 1,0 соответств нно. В зависимости от того, в какой из интервалов аппроксимации попадает число х. и в зависимости от значения показателя степени с в младших разрядах управляющего слова будет находится значение номера интервала, являющееся адресом для выборки параметров аппроксимации А и В Константа

В выбирается из блока 10 памяти. На выходе умножителя 4 формируется значение х„ В.

Во втором такте значение х В

1 запоминается в регистре 14, значе ние смещения порядка — в регистре !

6, значение (х, — р) с — в регистре

15, значение знака мантиссы основания степени — в триггере 17, значение номера интервала аппроксимации— в регистре 13. С выхода блока 12 памяти снимается значение порядка результата (x р) с+ с р, (х р) с+1+

+ р,...,(х -р) с + с — 1+ р, т.е. значение порядка результата при необходимости формируется со смещением. С выхода блока !1 памяти снимается значение константы А, а на выходе сумматора 18 формируется приближенное значение мантиссы А +

+В х Одновременно в регистры 2,6 и l:и триггер 5 заносятся новые значения основания и показателя степени и формируются новые значения знака мантиссы, произведение порядка на показатель степени, смещение порядка, номера интервала и выбирается новая константа В., В третьем такте в триггер 19 заносится значение знака мантиссы результата, а в регистры 20 и 3 значения порядка и мантиссы резучьтата. Одновременно в регистры 2,6 и I и триггер 5 заносятся новые значения показателя и основания степени.

В устройстве реализован принцип совмещения операций во времени. Таким образом, за счет того, что предлагамое устройство работает в формате с плавающей запятой, диапазон входных чисел значительно расширен.

Диапазон входных чисел равен (так как мантисса нормализована) з,: —. 2 . 2 где ш — разрядность порядка; г. — разрядность мантиссы.

l 290308

Управляющее слово

Интервал младшие разряды дв. старшие разряды дв.

001

0,5 — 0,525

0,525 — 0,63

0,63 — 0,793

0,793 — 0,825

0,825 — 1

010

0ll

100

101

>ие2

Составитель Н.Захаревич

Редактор N.Äûïûí Техред Д.0лейиик Корректор С.Черни

Заказ 7902/46 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4