Устройство для обслуживания запросов на прерывание

Устройство для обслуживания запросов на прерывание

Иллюстрации

Показать все

Реферат

 

Устройство для обслуживания запросов на прерывание относится к цифровой вычислительной технике и может быть использовано при построении средств микропрограммного управления в системах обработки данных , управления и регулирования. Цель изобретения - расширение функциональных возможностей устройства за счет уменьшения времени реакции на системное прерывание. Сущность изобретения состоит в обеспечении возможности мгновенного прерывания основной программой последовательности при обработке системных сигналов прерывания. Устройство содержит блок 1 обработки данных, блок 2 приоритетного прерывания, регистр 3 состояния, блок 4 усилителей-согласователей, два элемента 5 и 6 ИЛИ, регистр 7 формирования вектора прерьшания, два триггера 8 и 9, элемент 10 И, дешифратор 11, магистральный усилитель 12 управляющих сигналов. Реализуется сущность изобретения за счет введения в известное устройство для обслуживания прерываний двух триггеров, элементов И, ИЛИ и усилителей-согласователей, а также за счет организации соответствукмцих связей между элементами 3 ил. (Л

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„.SU„„1290319 А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4glZ

Ю/7Фу

Ю/Р

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3882596/24-24 (22) 09.04.85 (46) 15.02.87. Бюл. М 6 (71) Харьковское научно-производственное объединение по системам автоматизированного управления (72) Вик.В.Белов, Вл.В.Белов, А.С.Кандауров и Т.А.Солонецкая (53) 681.325 (088.8) (56) Алексеенко А.Г., Галицын А.А., Иванников А.Д. Проектирование радиоэлектронной аппаратуры на микропроцессорах. Программирование, типовые решения, методы отладки. М.: Радио и связь, 1984, с.12,14,145,153, рис. 13, 14, 15.

Клингман Э. Проектирование микропроцессорных систем. И.: Мир, 1980, с.406-411. (54) УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯ

ЗАПРОСОВ НА ПРЕРЫВАНИЕ (57) Устройство для обслуживания запросов на прерывание относится к цифровой вычислительной технике и может быть использовано при построении средств микропрограммного управления в системах обработки данных, управления и регулирования.

Цель изобретения — расширение функциональных воэможностей устройства за счет уменьшения времени реакции на системное прерывание. Сущность изобретения состоит в обеспечении воэможности мгновенного прерывания основной программой последователь1 ности при обработке системных сигналов прерывания. Устройство содержит блок 1 обработки данных, блок 2 приоритетного 3 состояния, блок 4 усилителей-согласователей, два элемента 5 и 6 ИЛИ, регистр 7 формирования вектора прерывания, два триггера 8 и 9, элемент

10 И, дешифратор 11, магистральный усилитель 12 управляющих сигналов.

Реализуется сущность изобретения за счет введения в известное устройство для обслуживания прерываний двух триггеров, элементов И, ИЛИ и усилителей-согласователей, а также за счет органиэации соответствующих связей между элементами 3 ил.

19 2 регистра 7 формируется сигнал, воспринимаемый блоком 1. JIB этому сигналу блок 1 н соответствующем такте своей работы выставляет на шины дан- ных сигнал, свидетельствующий о вхождении блока 1 в фазу обработки прерывания и фиксируемый н регистре 3 состояния по сигналу СИНХР.

На выходе регистра 3 состояния формируется сигнал подтверждения прерывания (П.Пр), по которому через элемент ИЛИ 6 происходит считывание команды RSTN с соответствующим вектором и формирование сигнала . (готовность) блоку 1. Блок 1, при- > няв команду RSTN с соответствующим вектором, начинает ее выполнять.

Тем самым обеспечивается фиксированная, н соответствии с вектором, передача управления в соответствующую область программной памяти, где находится программа обслуживания (обработки) сформированного запроса прерьнзания.

В момент перехода блока 1 в режим обработки прерывания снимается сигнал РПР (разрешение прерывания), отсутствие которого блокирует работу блока 2 приоритетного прерывания и, следовательно, запрещается реакция

i устройства на изменение любого сигнала ЗПР, ..., ЗПР.. Для того, чтобы снова разрешить устройству реакцию на сигналы ЗПР, ..., ЗПР., не1 1 обходимо выполнить некоторую програм. мную последовательность (выполнить обрабстку текущего прерывания, а затем выполнить команду нРазрешение прерынания"), т.е. после текущей обработки обычного сигнала прерывания невозможна штатная обработка прерывания без дополнительных действий.

При организации обработки сигналов прерывания (ЗПР -ЗПР; ) под управлением блока 1 (см.фиг.2) блок 1 после выполнения специальной коман- 40 ды 1Разрешение прерывания" формирует сигнал РПР (разрешение прерывания).

По этому сигналу в блоке 2 приоритетного прерывания на выходе обобщенного сигнала прерывания (ЗП) может 45 быть сформирован сигнал, если есть хотя бы один сигнал запроса прерывания на входах ЗПР -ЗПР

i 1

По сигналу ЗП происходит запись вектора, сформированного в блоке 2 50 приоритетного прерывания, соответствующего старшему по приоритету из выставленных сигналов ЗПР -ЗПР.

У в регистр 7 формирования вектора прерывания с одновременным формированием кода операции соответствующей команды (RSTN). При записи вектора прерывания и кода операции соответствующей команды на нь|ходе ЗПР

1 12903

Изобретение относится к вычислительной технике и может быть использовано при построении микропрограммного управления в системах обработки данных, управления и регулирования.

Изобретение ориентировано на использование однокристальных микропроцессоров (например,КР580ИК80А (13, не имеющих специальных входов для 10 обслуживания сигналов прерывания системного назначения.

Цель изобретения — повышение быстродействия устройства за счет уменьшения времени реакции на прерывание основной программной последовательности при обработке аварийных сигналов прерывания.

На фиг.1 представлена блок-схема устройства, на фиг.2 и 3 — временные диаграммы работы устройства.

Устройство состоит из блока 1 обработки данных (например, микропроцессор КР580ИК80А), блока 2 приоритетного прерывания (например, К589ИК14 (1)), регистра 3 состояния, блока 4 усилителей-согласователей, элементов ИЛИ 5 и 6, регистра 7 формирования вектора прерывания (например, К589ИР12), триггеров 8 и 9, элемента И 10, дешифратора 11, магистрального усилителя 12 управляющих сигналов.

Устройство работает следующим образом. 35

Если возник сигнал на входе ЗПР; (см.фиг.3), триггер 8 (предварительно по сигналу УСТ установленный в единичное состояние) по фронту сигнала М1, сформированному на выходе регистра 3 состояния и сигнализирующему, что очередная команда завершена, и блок 1 перешел н режим чтения следующей команды, устанавливается н нулевое состояние. Так как триггер 9 был предварительно установлен сигналом УСТ в нулевое состояние, то на выходе элемента И 10 формируется стробирующий сигнал, по которому через блок 4 усилителей-со ласонате90319 з 12 лей в блок регистра 7 формирования вектора прерывания записывается код

11111111, что соответствует формированию команды RST7, а также через элемент ИЛИ 6 формируется сигнал

ГОТОВН и происходит считывание сформированного сообщения с шин данных.

Одновременно происходит блокировка магистрального усилителя 12, что исключает считывание данных из ячейки памяти, адрес которой был сформирован на выходе блока 1, и блок 1 принимает данные с регистра 7 формирования вектора прерывания как очередную команду и начинает ее выполнение.

Выполнение принятой команды RST7 начинается с запоминания текущего адреса выполняемой программы в стек, что сопровождается формированием на соответствующем выходе регистра Э состояния сигнала СТЕК. По этому сигналу триггер 9 устанавливается в единичное состояние, снимая сигнал с выхода элемента И 10. формула изобретения

Устройство для обслуживания запросов на прерывание, содержащее блок обработки данных, блок приоритетного прерывания, регистр состояния, регистр формирования вектора прерывания, элемент ИЛИ, дешифратор и магистральный усилитель управляющих сигналов, выходы которого являются выходами устройства, а входы соединены с выходами дешифратора, входы которого соединены с выходом регистра состояния и с выходами "Запись" и "Прием" блока обработки данных, входы-выходы данных которого соединены с информационными входами регистра состояния и с информационны-. ми выходами регистра формирования вектора прерывания, выход требова/ ния прерывания которого соединен с входом требования прерывания блока обработки данных, а информационный вход соединен с информационным выходом блока приоритетного прерывания, вход чтения регистра формирования вектора прерывания соединен с выходом первого элемента ИЛИ к с входом "Готовность" блока обработки данных, тактовый вход которого соединен с

\ тактовым входом блока приоритетного прерывания и со стробирующим входом устройства, вход установки блока обработки данных соединен с входом сброса устройства, выходы синхрони10 зации и разрешения прерывания блока обработки данных соединены соответ"твенно с входом записи регистра состояния и с входом предоставления прерывания блока приоритетного пре15 рывания, группа входов запросов прерывания которого является группой входов запросов прерывания устройства, а первый вход первого элемента ИЛИ соединен с выходом предостав20 ления прерывания регистра состояния, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены первый и второй триггеры, элемент И, второй элемент ИЛИ и блок усилителей-согласователей, установочные входы первого и второго триггеров соединены с входом сброса устройства, а стробирующие входы— соответственно с выходами "Цикл" и

30 "Стек" регистра состояния, первый вход элемента И соединен с инверсным выходом первого триггера и информационным входом второго триггера, второй вход элемента И соединен с инверсным выходом второго триггера, а выход — с управляющим входом магистрального усилителя управляющих сигналов, выходы блока усилителейсогласователей соединены с информа40 ционными входами регистра формирования вектора прерывания, а входы соединены с вторым входом первого элемента ИЛИ, с выходом элемента И и с первым входом второго элемента

45 ИЛИ, второй вход которого соединен с выходом записи блока приоритетного прерывания, а выход соединен со стробирующим входом регистра формирования вектора прерывания, причем

50 информационный вход первого триггера является входом системного запроса прерывания устройства.

1290319

ЗРР

3Р

РП и

/7Р чета реакции иа ЗИР упрабления

72 Т5 7У 75 Tf

Х:

72, 75 7 /

Редактор М.Бандура

Заказ 7903/47

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

Ф2

Уса -б 7Þ

ТУ

ШД

Якаю

Юр/

Сиьт

Yt

ОЕ

Составитель М.Сорочан

Техред А.Кравчук КорректорМ.Шароши

Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5