Устройство для ввода информации в память микроэвм с общей шиной

Устройство для ввода информации в память микроэвм с общей шиной

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано в устройствах ввода информации в память микроЭВМ. . Цель изобретения - упрощение устройства . Устройство содержит буферный регистр, формирователь адреса, блок управления и блок коммутации. Вьшеупомянутая совокупность признаков приводат к достижению цели. 4 ил. Х) о со 00 Ot)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 С 06 F 13/00.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3416237/24-24 (22) 30,03,82 (46) 15.02.87, Бюл, № 6 (72) В, Б. Тяпкин, Н. А. Лунин, В. Г, Вашутин, В. А. Стамболи, Л. 3. Красильщиков, В, П, Шкондин

В, В, Рогожин, В, M.Àñòàõoâ и Г, А. Лукьянов (53) 681,3(088,8)

{56) Авторское свидетельство СCCP

¹ 760078, кл. G 06 Р 13/06, 1978.

Соучек Б. Микропроцессоры и мнкроЭВМ. M,: Сов. радио, 1979, с. 355 - 359.

„„80„„1290336 A 1

{54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ В ПАМЯТЬ МНКР03ВМ С ОБЩЕЙ ШИНОЙ (57) Изобретение относится к области вычислительной техники и может быть использовано в устройствах ввода информации в память микроЭВМ.

Цель изобретения — упрощение устройства. Устройство содержит буферный регистр, формирователь адреса, блок управления и блок коммутации. Вьппеупомянутая совокупность признаков приводит к достижению цели, 4 ил.

1 12903

Изобретение относится к вычислительной технике и может быть использовано в устройствах ввода информации в микроЭВМ.

Целью изобретения является упрощение устройства, На фиг. I представлена блок-схема устройства для ввода информации в память микроЭВМ с общей шиной; на фиг, 2 — структурная схема блока 10 коммутации; на фиг, 3 — структурная схема блока управления; на фиг. 4 временные диаграммы, характеризующие цикл обмена информацией, Устройство для ввода информации в память микроЭВМ с общей шиной содержит (см. фиг. 1) буферный регистр

1 информации, формирователь 2 адреса, блок 3 управления и блок 4 коммутации. По линии связи а осуществляется ввод информации ДАННЫЕ с внешнего устройства (не показано), наПример аналого-цифрового преобразователя, на вход буферного регистра 1 информации ° По служебной линии связи Я от внешнего устройства поступают сигналы ГТ (запрос.на обмен) на вход формирователя 2 адреса и одновременно на вход блока 3 управления, По служебным линиям свя- 30 зи Ь ОТВ (ответ), г ДЗП (достоверность записи) и д ОБМ (обмен информацией) осушествляется связь блока 3 управления с ОЗУ микроЭВМ (не показана) .

По линиям связин y,÷ осуществляется 35 передача управляющих сигналов с блока 3 на соответствующие входы буферного регистра информации и блока 4 коммутации. В свою очередь, передача информации ДАННЫЕ с выхода регистра

1 и АДРЕСА с выхода формирователя 2 осуществляется по линиям связи к,л с соответствующими входами блока 4 коммутации, выходная информация которого по линии связи м передается на вход ОЗУ микроЭВМ.

Блок коммутации (см. фиг. 2) предназначен для передачи адресов и данных в магистраль ОЗУ микроЭВМ и выполнен в виде 16-разрядного мультиплексора с двух направлений на одно направление, Каждый из разрядов мультиплексора содержит первый S u второй 6 элементы НЕ и элемент 2И-ИЛИ-НЕ 7. Элемент 5 входом подключен к линии связи.н, а выходом — к ,первому входу элемента 7, у которого третий вход является выходом

36 2 элемента 6, вход которого подключен к линни связи, Второй и четвертый входы элемента 7 подключены соответственно к пятому (" Строб адреса") и шестому (" Строб данных") выходам блока 3 управления, Блок 3 управления (см. фиг, 3) содержит элементы НЕ 8, НЕ 9, элементы задержки 10,11 и 12, одновибраторы 13 и 14, RS-триггеры 15 и 16 и ХК-триггер 17, Формирователь 2 адреса предназначен для формирования адреса ячейки памяти ОЗУ микроЭВМ, в которую производится запись информации и выполнен по общеизвестной схеме 4-pasрядного двоичного счетчика, формирующего переменную часть адреса, а постоянная часть адреса формируется паянными перемычками.

Работа устройства прямого доступа в памяти мйкроЭВМ заключается в следун)щем.

После выполнения части программы,за которой следует обмен по записи с внешним устройством, процессор микроЭВМ переходит в режим ожидания и внешнее устройство по мере готовности выдает информацию и сигнал .ГТ, по которому формирователь 2 адреса формирует адрес ячейки ОЗУ микроЭВМ, Информация поступает в буферный регистр 1, При появлении запроса на обмен от внешнего устройства блок

3 управления организаует цикл обращения к ОЗУ микроЭВМ по записи с соблюдением временных соотношений между информационными и служебными сигналами, При этом блок 3 управления вырабатывает серию управляющих

I сигналов на буферный регистр 1 информации и на блок 4 коммутации. Кроме того, он осуществляет связь с микроЭВМ по линиям служебных сигналов (ОБМ, ОТВ, ДЗП), По мере поступления управляющих сигналов блок 4 коммутации выдает в 16-разрядную магистраль ОЗУ коды адреса ячейки, к которой осуществляется обращение по записи, а также информацию, которую необходимо записать по выбранному адресу. Передачу адресных иинформационных слов блок 4 коммутации осуществляет с разделением во времени. Процесс записи информации синхронизируется и контролируется блоком 3 управления посредством обмена с ОЗУ микроЭВМ по линиям служебных ла "Строб выдачи- адреса" блок 3 вырабатывает положительный импульс

"Строб выдачи данных", который по соответствующей линии поступает на общие входы элементов 7, как и в предыдущем случае 16-разрядного кода данных, повторяющего код на входах элементов 6 данных, Этот 16разрядный код данных поступает в магистраль ОЗУ микроЭВМ и записывается в ячейку, адрес которой был передан и запомнен во время действия сигнала "Строб выдачи адреса", По появлению очередного сигнала "Запрос на обмен" блок 4 коммутации повторяет описанный цикл записи, Временные диаграммы, характеризующие цикл обмена между внешним устройством и ОЗУ микроЭВМ через устройство прямого доступа в память микроЭВМ приведены на фиг. 4, При появлении запроса на обмен блок 3 управления формирует управляющее воздействие на блок 4 коммутации для передачи по линиям АДРЕС вЂ” ДАННЫЕ адреса ячейки, к которой производится обращение, С задержкой в

100 нс, осуществляемой элементом задержки блока 3 управления, вырабатывается передний фронт сигнала

ОБМ, поступающий по соответствующей линии в ОЗУ, в котором происходит запоминание поля адреса ячейки, С задержкой в 400 нс блок 3 управления вырабатывает передний фронт сигнала ДЗП, по которому блок 4 передает информацию в ОЗУ и производится запись в выбранную ячейку. По окончании записи в данную ячейку, которая длится около 200 нс, ОЗУ формирует передний фронт сигнала ОТВ, подтверждающий со стороны микроЭВМ наличие записи, Этот сигнал воспринимается блоком 3 управления, который с задержкой в 200 нс снимает сигнал ДЗП. Задержка в 200 нс вводится для более достоверной записи данных в ячейку ОЗУ. По окончании сигнала ДЗП через 400 нс ОЗУ формирует задний фронт сигнала ОТВ, ко1 торый, воздействуя на блок 3 управления, завершает цикл обмена, При появлении нового запроса на обмен информацией цикл записи повторяется, Блок 3 управления также работает в соответствии с временными диаграммами на фиг. 4. Сигнал ГТ, указывающий на то, что данные и адреса готовы для передачи в микроЭВМ, ин3 1290336 сигналов (ОБМ, ОТВ, ДЗП), По окончании передачи информационного мас" сива устройство ввода информации в память микроЭВМ формирует признак окончания обмена, инициирующий saпуск процессора микроЭВМ на продолжение выполнения рабочей программы, При этом устройство прямого доступа в память микроЭВМ переходит в режим ожидания, запрещающий любой вид 10 обмена с ОЗУ. Этот режим характеризуется наличием уровней "1" на всех линиях, соединяющих данное устройство с магистрапью ОЗУ. Режим ожидания поддерживается блоком 3 15 управления до прихода следующего сигнала ГТ, Работа блока коммутации 4 заключается в следующем, До прихода сигнала "Запрос на обмен" в буферный 20 регистр 1 данных и формирователь 2 адреса записываются коды информации и адреса ячейки ОЗУ микроЭВМ, к которой предполагается обращение по записи, С выходов указанных блоков коды поступают на входы элементов

5 и 6. Как указывалось выше, передача в ОЗУ. микроЭВМ адресов и данных происходит с разделением во времени.

Этот режим обеспечивается блоком 4, который управляется блоком 3 следующим образом. После поступления в блок 3 сигнала "Запрос на обмен" блок 3 вырабатывает положительный импульс "Строб выдачи адреса", который по соответствующей шине поступает на общие входы элементов 7. При этом на линии "Строб выдачи данных" присутствует "0". При поступлении положительного импульса по линии 40

"Строб выдачи адреса" адресная информация с выходов соответствующих инверторов синхронно с сигналом

"Строб выдачи адреса" .появляется на выходе элементов 7, причем коды 45 всех разрядов адреса (с О по 15) повторяют коды адресов на входе ад" ресных инверторов (элементов НЕ 5), Таким образом, во время действия импульса "Строб выдачи адреса" осуще- 50 ствляется по линии связи м передача в магистраль ОЗУ 16-разрядного кода адреса ячейки, в которую будет производиться запись информации, По окончации сигнала "Строб выдачи адреса" 55 в микроЭВМ осуществляется запоминание выданного адреса ячейки, а на соответствующей линии блока 3 устанавливается "0". После снятия сигна1290336 вертируется на элементе 8 и поступает на S-вход триггера 17, который вырабатывает потенциал разрешения выдачи кода адреса через блок 3 управления. С задержкой в 100 нс на элементе 10 сигнал ГТ поступает на S-вход триггера 16, и на линии

ОБМ магистрали ОЗУ появляется отрицательный перепад напряжения, по которому в ОЗУ происходит запоминание кода адреса, преданного по ли ниям АДРЕС-ДАННЫЕ, Через 150 нс сигнал ГТ, воздействуя на С-вход триггера 17, снимает потенциал разрешения выдачи кода адреса и, одновременно воздействуя íà S-вход триггера 15, выдает потенциал разрешения выдачи кода данных, С за- . держкой в 100 нс на линии ДЗП появляется отрицательный перепад, инициирующий запись выданной информации в ячейку ОЗУ, После записи информации микроЭВМ выдает сигнал ОТВ, подтверждающий запись, передний фронт которого через одновибратор 13, подается на R-вход триггера 16 и снимает сигнал ДЗП, после чего на микроЭВМ вырабатывает задний фронт сигнала ОТВ. Задний фронт сигнала

ОТВ через одновибратор 1,4 подается на R-вход триггера 6, снимая тем самым сигналом ОБМ, после чего цикл обмена считается законченным. При необходимости многократной записи информации в ячейки ОЗУ обмен осуществляется в соответствии с описанным алгоритмом, Обеспечивая высокое быстродействие обмена информацией между внешним устройством и микроЭВМ, предлагаемое устройство для ввода информации в память микроЭВМ с общей . шиной может быть применено для работы с высокоскоростными датчиками информации, например телевизионными передающими камерами при передаче больших массивов данных

Формула изобр етения

Устройство для ввода информации в память микроЭВМ с общей шиной, содержащее буферный регистр, формирователь адреса и блок управления, о т л и.ч а ю щ е..е с я тем, что, с целью упрощения, оно содержит блок коммутации, выход которого является информационным выходом устройства, вход данных устройства соединен с информационным входом буферного ре-

45 выход которого соединен с синхровходом первого и входом установки в "l" второго триггеров, выход первого элемента задержки соединен с входом установки в "1" третьего триггера., 50 инверсный выход которого соединен с четвертым выходом блока управления, прямой выход первого триггера соединен.с вторым выходом блока управления, инверсный выход второго тригге55 ра соединен с входом третьего элемента задержки, выход которого соединен с пятым выходом блока управления, прямой выход второго триггера соединен с третьим выходом блока

1О

40 гистра, вход записи которого соединен. с первым выходом блока управления, второй и третий выходы которого соединены с первым и вторым управляющими:exopàìè блока коммутации, четвертьп и пятый выходы блока управления соединены с выходом сигнализации обмена и выходом управления записью в намять устройства соответственно, вход признака окончания ввода устройства соединен с входом сброса блока управления, вход запуска которого соединен с управляющим входом формирователя адреса и с вхо" дом запроса на ввод устройства, выходы буферного регистра и формирователя адреса соединены с первым и вторым информационными входами блока коммутации соответственно, причем блок коммутации содержит первую и вторую группы элементов НЕ и группу элементов 2И-ИЛИ-HE выходы которой соединены с выходами блока коммутации, первый и второй информационные входы блока коммутации соединены с входами элементов НЕ первой и второй групп соответственно, выходы элементов НЕ первой и второй групп соединены соответственно с первыми и вторыми входами элементов 2И-ИЛИ-НЕ группы, третьи и четвертые входы которых соединены соответственно с первым и вторым управляющими входами блока коммутации, причем блок управления содержит первый и второй элементы HE с первого по третий элементы задержки, с первого по третий триггеры и первый и второй одновибраторы, вход запуска блока соединен с входом первого элемента НЕ, выход которого соединен с первым выходом блока, с входом установки в

"1" первого триггера, с входами первого и второго элементов задержки, 1290336 управления, вход сброса блока управ-! ления соединен через второй элемент

HE с входами первого и второго одновибраторов, выходы которых соединены с входами установки в "0" второго и третьего триггеров соответственно.

1290336 срие5

Составитель В. Тяпкин

Техред Л.Сердюкова . Корректор А. Тяжко

Редактор И. Рыбченко

Заказ 7904/48 Тираж б73 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная,