Устройство для моделирования характеристик транзисторов

Устройство для моделирования характеристик транзисторов

Иллюстрации

Показать все

Реферат

 

Устройство предназначено для электрического моделирования элект- .ронных цепей, содержапщх биполярные транзисторы, с помощью гибридных вычислительных устройств; Цель изобретения - повьшение точности. Это достигается введением Первого 9 и второго 16 аналого-цифровых преобразователей , первого 5 и второго 12 аналоговых множительно-суммирующих блоков, производящих преобразование информации соответственно из аралоговой формы в цифровую и обратно. :

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А1 (59 4 G 06 С 7 62

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Фиг. 7

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР пО делАм изОБРетений и ОтнРытий (21) 3945563/24-24 (22) 21.08.85 (46) 15.02.87; Бюл. У 6 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) В.В.Денисенко и Н.И.Мережин (53) 681.333(088.8) (56) Патент США У 3471786, кл. 324-158, опублик. 1967.

Авторское свидетельство СССР

N- 868787,,кл. G Об G 7/48, 1979. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ

ХАРАКТЕРИСТИК ТРАНЗИСТОРОВ (57) Устройство предназначено для электрического моделирования элект. ронных цепей, содержащих биполярные транзисторы, с помощью гибридных вычислительных устройств. Цель изобретения — повьппение точности. Это достигается введением первого 9 и второго 16 аналого-цифровых преобразователей, первого 5 и второго 12 аналоговых множительно-суммирующих блоков, производящих преобразование информации соответственно иэ аналоговой формы в цифровую и обратно, мультиплексора 11, операционного усилителя 14, повторителя 8 напряжения. Устройство также позволяет производить регулировку параметров транзисторов в соответствии с цифровыми кодами, записанными в блок 2 памяти. Это осуществляется с помощью первого 5 и второго 12 аналоговых множительно-суммирующих блоков, первого 10 и второго 17 цифровых

1290371 множительно-суммирующих блоков, производящих операции умножения и сложения. Блок 1 памяти служит для запоминания входной информации на время преобразований. Обмен информацией с внешними устройствами осуществляется с помощью шины 3 ввода исходной информации; Адресная шина 4 управляет обменом информа— цией ° 2 ил.

Изобретение относится к электрическому моделированию и вычислительной технике и предназначено для электрического моделирования электронных цепей с помощью гибридных вычислительных устройств.

Цель изобретения — повышение точности.

На фиг. 1 представлена структур- 10 ная схема устройства, на фиг. 2— структура аналогового множительносуммирующего блока °

Устройство для моделирования характеристик транзисторов включает ll5 блоки 1 и 2 памяти, шину 3 ввода ис„ходной информации устройства,,адресную шину 4 устройства, первый аналоговый множительно-суммирующий блок 5, управляемый источник 6 тока, иссле- 20 дуемый транзистор 7, повторитель 8 напряжения, первый аналого-цифровой преобразователь 9, первый цифровой множительно-суммирующий блок 10,муль— типлексор 11, второй аналоговый множительно-суммирующий блок 12, дифференциальный усилитель 13, операционный усилитель 14, токосъемный резистор 15, второй аналого-цифровой преобразователь 1б, второй цифровой мно- 30 жительно-суммирующий блок 17, выходную шину 18 устройства. Каждый аналоговый множительно-суммирующий блок содержит с первого по третий цифроаналоговые преобразователи 19-21, суммирующий усилитель 22.

Моделирование нелинейных характеристик транзисторов основано на принципе самоаналогии, когда один транзистор используется для моделирова- 40 ния нелинейных характеристик нескольких однотипных транзисторов, имеющих одинаковые параметры. Нелинейные свойства любого биполярного транзистора описываются семейством статических вольт-амперных характеристик, например, для схемы с общим эмиттером:

Us = f(ig, UÄ ) ) (1) к Ч(яэ къ)> где U . .— напряжение между базой и

6э эмиттером транзистора; — ток базы транзистора, U — напряжение между коллектором и эмиттером транзистора; — ток коллектора транзистора

f и — некоторые нелинейные функции, Так как все величины, входящие в формулу (1), представлены в аналоговом виде, то непосредственное использование транзистора в гибридных вычислительных устройствах, где входные и выходные переменные представлены в цифровом виде, невозможно. Кроме того, вид функции f и с в формуле (1) зависит от технологии, топологии и условий эксплуатации транзистора. Для этого, чтобы учесть технологический, топологический и эксплуатационный разброс характеристик моделируемых транзисторов, необходимо ввести ряд изменяемых цифровым способом параметров.

В данном устройстве на входы аналоговых множительно-суммирующих блоков с выхода блока 1 поступают цифровые коды, соответствующие току базы .м м и напряжению коллектора U моде1290371 ли, а также с выхода блока 2 цифровые

1коды,.соответствующие параметрам транзистора N2, N3, N4, N5.

На выходе первого аналогового множительно-суммирующего блока появляется напряжение, которое поступает на управляемый источник тока, с выхода которого на базу транзистора задается ток, определяемый выражением 10

i = N2 1В + NÇ. (2)

С выхода второго аналогового множительно-суммирующего блока на коллекторный вывод транзистора подается напряжение, равное: 15

"кэ = 14 "кэ + "5 (3)

Такие блоки, как токосъемный резистор, операционный усилитель (с гальванически развязанным питанием) и дифференциальный усилитель служат 20 для получения на выходе дифференциального усилителя напряжения, пропорционального току коллектора, определяемого следующим выражением:

i„ Cp(др, U„ ) = q (N2 i> + N3, N4 U"„+ N5) (4) где (р — нелинейная функция, описы. вающая характеристики моделирующего транзистора.

На выходе повторителя напряжения при этом появляется следующее напря- жение:

Ц э = f(i8 11д) = f(N2 ° ig + N3, N4 V"„, + N5) (5) где f — нелинейная функция, описывающая характеристики транзистора.

Оба напряжения поступают на входы 40 первого и второго аналого-цифрового преобразователя, с выхода которых цифровые коды, соответствующие этим напряжениям, а также коды, соответствующие параметрам транзисторов N1, N6, N?, N8, с выходов блока 2 памяти подаются на входы цифровых множительно-суммирующих блоков, которые выполняют операции умножения и суммирования.. Тогда на выходе первого циф- 50 рового множительно-суммирующего блока формируется цифровой код, в соответствии с выражением: и,",= N1 08, + М, (6) м Оэ где U — напряжение. между базой и эмиттером модели транзистора.

На выходе второго цифрового множительно-суммирующего блока формиРуется цифРовой код, определяемый по формуле

N7 ° i „+ N8 (7) где i — ток коллектора модели транзистора.

Подставляя выражения (4) и (5) в формулы (6) и (7), получим уравнения, описывающие семейства статических вольт-амперных характеристик ,модели транзистора: э И1 ° Г (И2 Б + ИЗ, Н4 Бкэ + М5)+

+ N6, q (12 i + NÇ, N4 U„ +

+ N5) + N8, (8)

Из уравнений (8) видно, что регулировка параметров транзистора осуществляется путем "сжатия", растяжения и сдвига смоделированных характеристик транзистора относительно координатных осей. Это соответствует результатам исследований статических вольт-амперных характеристик биполярных транзисторов, вид которых является одинаковым для широкого класса транзисторов, и их можно получить один из других путем указанных операций.

В данном устройстве мультиплексор служит для подключения выходов цифровых множительно-суммирующих блоков к шине вывода устройства. Адресная шина осуществляет операции управления ввода и вывода данных.

Устройство работает следующим образом.

В блок 2 с помощью адресной шины

4 записываются цифровые коды, соответствующие параметрам транзисторов

N1-N8, причем выходы блока 2 соответствующие параметрам транзисторов

N2-N5, соединены соответственно с входами первого и второго аналоговых множительно-суммирующих блоков 5 и .

12. В блок 1 памяти по шине 3 ввода с помощью адресной шины 4 записываются цифровые коды, соответствующие .м току базы i< и напряжению коллектом

pa U„ модели транзистора, которые затем поступают на входы первого 5 и второго 12 блоков. В каждом аналоговом множительно-суммирующем блоке цифровой код, поступивший с выхода блока 1 памяти подается на вход первого цифроаналогового преобразователя 19, на выходе которого формируется пропорциональное коду напряжение, которое поступает на вывод опорного напряжения второго цифроаналогового

5 1290 преобразователя 20, на вход которогопоступает цифровой код с одного выхода блока 2, таким образом на выхо- де второго цифроаналогового преобразователя образуется напряжение, пропорциональное произведению цифровых кодов, поступивших с выхода блока 1 памяти и одного выхода блока 2 памяти. Это напряжение подается на первый .вход суммирующего усилителя 22, на f0 второй вход которого поступает напряжение с выхода третьего цифроаналогового преобразователя 21, пропорциональное цифровому коду, поступившему с другого выхода блока 2 памяти. На 15 выходе первого и второго аналоговых множительно-суммирующих блоков 5 и 12

1 формируются напряжения, соответственно определяемым формулам (2) и (3).

Напряжение с выхода первого бло- ка 5 поступает на вход управляемого источника 6 тока, который формирует ток базы транзистора 7. Повторитель

8 напряжения служит для подачи напряжения U, определяемого выражением (5), на вход первого аналогоцифрового преобразователя 9, с выхода которого цифровой код, соответствующий напряжению U< а также цифровые коды с третьего выхода блоков

2 памяти, соответствующие параметрам транзисторов Ni и N6, поступают на входы первого цифрового множительносуммирующего блока 10, на выходе которого формируется цифровой код, соответствующий выражению (6), и поступает на первый вход мультиплексора 11. Напряжение U с выхода блока 12 поступает на-второй вход дифференциального усилителя 13 и далее без изменения на коллектор транзистора 7, при этом дифференциальным напряжением операционного усилителя 14 можно пренебречь. Ток- коллек- 45 тора транзистора 7, определяемый выражением (4), протекает также через токосъемный резистор 15 и вызывает появление на выходе операционного усилителя 14 напряжения, пропорционального току коллектора тран- . зистора 7. Дифференциальный усилитель 13 служит для выделения разности напряжений между выходом операционного усилителя 14 и его общим выводом. Напряжение с выхода дифференциального усилителя 13, пропорциональное току коллектора транзистора 7, поступает на вход второго

371 6 аналого-цифрового преобразователя

16, с выхода которого цифровой код, соответствующий току 1„, а также цифровые коды с выхода блока 2 памяти, ссответствующие параметрам транзисторов N7 и N8, поступает на входы второго цифрового множительно-.суммирующего блока 17, на выходе которого формируется цифровой код, соответствующий выражению (7), и поступает на второй вход мультиплексора 11, с выхода которого численная информация поступает на шину

18 вывода в соответствии с состоянием адресной шины 4. формула и э обретения

1. Устройство для моделирования характеристик транзисторов, содержащее токосъемный резистор, один вывод которого соединен с первым входом дифференциального усилителя, а, другой вывод соединен с коллекторным выводом транзистора, о т л и ч а— ю щ е. е с я тем, что, с целью повышения точности, в него введены два .блока памяти, два цифровых множительно-суммирующих блока, мультиплексор, управляемый источник тока, операционный усилитель, повторитель напряжения, два аналого-цифровых преобразователя, два аналоговых множительносуммирующих блока, выход первого из которых через управляемый источник тока подключен к базовому выводу транзистора, а через цепочку последовательно соединенных повторителя напряжения и первого аналого-цифрового преобразователя соединен с первым входом первого цифрового множительносуммирующего блока, выход которого подключен к первому информационному входу мультиплексора, выход которого является выходной шиной устройства, шина ввода исходной информации устройства соединена с информационными входами первого и второго блоков памяти, входы разрешения записи и считывания, а также управляющий вход мультиплексора соединены с адресной шиной устройства, первые и вторые группы выходов первого и второго блоков памяти подключены соответственно к входам первого и второго аналоговых множительно-суммирующих блоков, выход второго аналогового множительно-суммирующего блока соединен с неинвертирующим входом операционного усилителя и с вторым

1290371

Составитель И,Дубинина

Техред М.Ходанич Корректор Н.Король

Редактор Э.Слиган

Заказ 7905/49 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 производственно-полиграфическое предприятие, г.Ужгород, ул .Проектная, 4 входом дифференциального усилителя, первый вход которого подключен к выходу операционного усилителя, инвертирующий вход которого соединен с коллекторным выводом транзистора, вы- 5 ход дифференциального усилителя через второй аналого-цифровой преобразователь соединен с первым входом второго

I цифрового множительно-суммирующего блока, выход которого подключен к вто.fO рому информационному входу мультиплексора, третья и четвертая группы выходов второго блока памяти соответственно соединены с группой входов первого и второго цифровых множитель- 15 но-суммирующих блоков, змиттерный вывод транзистора соединен с шиной нулевого потенциала.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что каждый аналоговый множительно-суммирующий блок содержит первый, второй и третий цифроаналоговые преобразователи и суммирующий усилитель, выход которого является выходом блока; выход первого цифроаналогового преобразователя соединен с выводом опорного напряжения второго цифроаналогового преобразователя, выходы второго и третьего цифроаналоговых преобразователей подключены к соответствующим входам суммирующего усилителя, входы второго и третьего цифроаналоговых преобразо.вателей являются группой входов блока вход первого цифроаналогового преобразователя является входом блока.