Преобразователь последовательного кода в параллельный

Преобразователь последовательного кода в параллельный

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, а именно к устройствам лреобразования информации, и . может быть использовано для преобразования последовательных кодов, поступающих по линии связи, в параллельный код. Устройство осуществляет пословный контроль принимаемой информации и в конце каждого кадра формирует сигнал контроля достоверности информации, обеспечивая тем самым повышение достоверно сти преобразуемых сигналов. Преобразователь последовательного кода в параллельный содержит регистр сдвига, блок контроля нечетности, триггер, три счет- .:чика импульсов, инвертор, четыре элемента ИЛИ-НЕ, дешифратор, мультиплексор и блок приемных регистров. 1 ил. ю о СП оэ

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) (51) 4 H 03 М 9/00

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3925589/24-24 (2@ 10.07.85 (46) 15.02.87. Вюл. N 6 (72) А.Г. Поляков и Г.И. Толмачев (53) 681.3(088.8) (56) Патент США Р 396379, кл. G 06 F 5/04, 1976.

Авторское свидетельство СССР

9 783789, кл. (» 06 F 5/04, 1979. (54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬ-..

НОГО КОДА В ПАРАЛЛЕЛЬНЬИ (57) Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации, и может быть использовано для преобразования последовательных кодов, поступающих по линии связи, в параллельный код. Устройство осуществляет пословный контроль принимаемой информации и в конце каждого кадра формирует сигнал контроля достоверности информации, обеспечивая тем самым повышение достоверности преобразуемых сигналов. Преобразователь последовательного кода в параллельный содержит регистр сдвига, блок контроля нечетности, триггер, три счет..чика импульсов, инвертор, четыре элемента ИЛИ-НЕ, дешифратор, мультиплексор и блок приемных регистров. 1 ил.

1290537

Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации, и мо-. жет быть использовано для преобразования последовательных кодов, посту- 5 пающих по линии связи, н параллельный код.

Цель изобретения — повышение достоверности преобразования путем обес-10 печения покадрового контроля принимаемой информации.

На чертеже представлена блок-схема преобразователя последовательного кода в параллепьный. !5

Преобразователь содержит регистр

1 сдвига, блок 2 контроля нечетности, триггер 3, первый счетчик 4 импульсов, дешифратор 5, первый 6, второй

7, третий 8 и четвертый 9 элементы 2р

ИЛИ-НЕ, инвертор 10, блок 11 приемных регистров, второй 12 и третий 13 счетчики импульсов и мультиплексор 14.

На чертеже обозначены вход 15 25

"установка в нуль", вход 16 синхронизации, отрицательная шина 17 источника напряжения, информационный вход

18 и выход 19 контроля преобразователя. 30

Преобразователь работает следующим образом.

Перед началом обмена на преобразо,ватель по входу 15 подается сигнал Признак начала обмена" (ПНО), кото- 35 рый приводит в исходное состояние все элементы преобразователя и записывает заданное число в счетчик 13 правильных слов, которое соответствует заведомо заданному .в соответствии 40 с процедурой обмена количеству слов в передаваемом кадре информации. Далее по линии связи на вход 16 следуют синхронно передаваемые синхроимпульсы (СИ) и информационные импуль- 45 сы (ИИ) на вход 18.

В регистр 1 сдвига информация записывается по перепаду инвертированных СИ. К этому времени на выходе триггера 3, а значит,и на входе по- gp следовательной записи регистра 1 сдвига процессы имеют установившийся характер и записываемая информация является достоверной..

Счетчик 4 определяет количество бит в информационном слове. Последний бит информации отводится для контроля достоверности принимаемой информации в слове. Сумма единиц во всех, например 16-ти, разрядах слова должна быть нечетной; В этом случае на выходе блока 2 контроля нечетности вырабатывается сигнал низкого уровня, который Q.овместно с низким уровнем импульса переноса счетчика 4 и низким уровнем на входе 16 синхронизации между 16-м и !7-м импульсами выдает с помощью элемента ИЛИ-HE 6 разрешение на запись мультиплексора !4.

Если, например, используется 16разрядное слово с .кодограммой

"1000000000000011", то после 15-ro

СИ на выходе регистра 1 сдвига устанавливается принимаемое слово. 16 é

СИ сдвига в регистре 1 не производится, так как импульс с выхода переноса счетчика 4 блокирует прохождение заднего фронта 16-го СИ на С-вход регистра 1. По заднему фронту 15-го СИ на выходе блока 2 контроля нечетности устанавливается низкий потенциал.

Сумма единичных битов равна четному числу, поэтому 16-й ИИ должен быть единичным, однако единичный потенциал не изменяет сигналы на выходе блока 2, оставляя выходной потенциал низким. Если бы 15-й импульс в кодограмме был нулевым, т.е. преобразователь принимал бы слово, например, с кодограммой "1000000000000!01", то

16-й импульс своим передним фронтом изменил бы потенциал на выходе блока

2 с высокого (сумма единиц 15 битов информации равна двум) на низкий (сумма единиц 16 битов информации равна трем), разрешая записать слово в блок 11 приемных регистров. Какой из этих регистров открыт для записи зависит от количества СИ, передаваемых на вход 16 преобразователя. 8-й

СИ устанавливает на выходе счетчика

12 код "0001", что соответствует единице на 1-м выходе дешифратора 5 и разрешению записи в один из регистров блока 11. Запись информации происходит по появлению на втором входе мультиплексора 14 положительного импульса с вьгхода элемента 6. 24-,й

СИ устанавливает код на вьгходе счетчика 12 равным "00!О", что соответствует высокому потенциалу на втором выходе дешифратора 5 и открытому каналу для разрешения на запись в следующий регистр блока 11. 40-й СИ устанавливает код "0011" и разрешает запись в еще один регистр блока 1! и т.д. !

1290537

Третий счетчик 13 считывает слова, прошедшие контроль нечетности. Его синхровход соединен с выходом элемента ИЛИ-НЕ 7, на входы которого поступают импульсы с блока 2 контроля нечетности и импульсы переноса со счетчика 4. Если происходит сбой при приеме ИИ и сумма единиц в слове равна четному числу, на выходе блока 2 контроля нечетности появляется положительный потенциал, запрещающий за, пись данного конкретного слова в определенный регистр блока ll импульса,. на выходе элемента ИЛИ-НЕ 7 не появляется положительный потенциал и счетчик 13 не считает одно слово.

Если сбоев в течение всего кадра информации не было, то на определен-, ном слове, например, на одйннадцатом, определяемом кодом уставки счетчика

l3, по переднему фронту последнего

СИ последнего слова появляется низкий потенциал импульса переноса счетчика

13, который поступает на один из входов элемента ИЛИ-HE 9. На два других входа поступают импульсы с выхода элементов ИЛИ-НЕ 8 и 7, первый имеет высокий потенциал между передними I фронтами 16-ro и 17-го импульса, второй имеет низкий потенциал между 30 передним фронтом 16-ro и задним фронтом 17-ro импульса, Эти два импульса своими низкими потенциалами подчеркивают каждый 17-й импульс кадра. В совокупности с импульсом переноса счет-35 чика 13 с помощью элемента ИЛИ-НЕ 9 отрицательным потенциалом подчеркивается синхроимпульс, следующий сразу же за последним импульсом последнего слова в кадре. Этот импульс по 40 параметрам полностью аналогичен СИ и несет информацию о том, что все информационные слова приняты без искажений и записаны в соответствующие приемные регистры блока 11. Если 45 такого импульса с линии связи не поступает, процедура обмена предусмат,ривает повторение информационного кадра.

50 формулаизобретения

Преобразователь последовательного кода в параллельный, содержащий регистр сдвига, информационный вход ко- 55 торого объединен с первым входом блока контроля нечетности, триггер, первый счетчик импульсов и дешифратор, отличающийся тем, что, с целью повышения достоверности преобразования за счет покадрового контроля принимаемой информации, в него введены элементы ИЛИ-HF., пнвертор, блок регистров, второй и третий счетчики импульсов и мультиплексор, выходы которого соединены с соответствующими входами разрешения блока регистров, выходы регистра сдвига соединены с сооветствующими информационными входами блока регистров и вторыми входами блока контроля нечеткости, выход которого соединен с первыми вхбдами первого и второго элементов ИЛИ-НЕ, выход переноса первого счетчика импульсов соединен с втор»ми входами первого и второго элементов ИЛИ-HE и с входом инвертора, выход которого соединен с первым входом третьего элемента ИЛИ-НЕ, выход которого соединен с С-входом регистра сдвига и с первьм входом четвертого элемента ИЛИ-НЕ, информационные выходы второго счетчика импульсов соединены с соответствующими входами дешифратора, выходы которого соединены с первыми входами мультиплексора, выход старшего разряда первого счетчика Импульсов соединен с С-входом второго счетчика импульсов, выход второго элемента ИЛИ-НЕ соединен с вторым входом четвертого .элемента ИЛИ-НЕ и с С-входом третьего счетчика импульсов, выход которого соединен с третьим входом четвертого элемента ИЛИ-НЕ, выход триггера соединен с информационным входом регистра сдвига, выход первого элемента

ИЛИ-НЕ соединен с вторьм входом мультиплексора, R-входы блока регистров, первого, второго, третьего счетчиков импульсов и триггера объединены и являются входом "Установка нуля" преобразователя, С-входы триггера и первого счетчика импульсов объединены с третьим входом первого элемента ИЛИНЕ и втор»м входом третьего элемента

ИЛИ-НЕ и являются входом синхрониза ции преобразователя, $-вход триггера являются информационным входом преобразователя, выход четвертого элемента

ИЛИ-НЕ является выходом контроля преобразователя.

1290537

Составитель Б. Ходов

Редактор Л. Пчелинская Техред И.Попович Корректор Л. Пилипенко

Заказ 7917/58 Тираж 921 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4