Устройство для декодирования кода рида-соломона /15,12/

Устройство для декодирования кода рида-соломона /15,12/

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Его иснользование 13 аппаратуре обработки и передачи информации позволяет повысить быстродействие и сократить объем оборудования . Устройство содержит первый блок регистров 1, сумматор 2, генератор 3 элементов поля GF (2), блок 4 вычисления поправок, блок 8 вычисления синдромов и блок 10 вычисления локатора ошибки. Введение счетчика 5, кольцевого блока регистров , блока 7 выбора режима и второго блока регистров 9 обеспечивает конвейерныр принцип обработки, т.е. совмещение во времени обработки двух кодовых слов, а выполнение блоков 4, 7,10 в виде комбинационных схем позволяет сократить объем оборудования. 5 3.п. ф-лы. II ил. ю rs3 О О О c-fJuej

СО1ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 Н 03 M 13/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTGPCHOMV CBNPETEJlbCTBV

7б

+OH 7

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ (21) 3959065/?4-2ч (22) 30.09.85 (46) 15 .02.87. Бюл. У 6 (72) Н.H. Евтихиев, Е.Г. Литвинов, А.Т. Матикашвилп, В.A. Пучков, М.В. Руцков, В.Л. Таубкин и В.В. Симаков (53) 681.325(088.8) (56) YEEE Spectrum. Ч. 16, 9 2, 1979, р. 35.

Блох Э.Л., Зяблов В.В. Обобщенные каскадные коды. Статистическая теория связи, вып. 5 М.: Связь, 1976, с. 109-121, рис. 3.41. (54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ

КОДА РИДА-СОЛОМОНА (15,12) (57) Изобретение относится к вычислительной технике. Его использова„„Я0„„1290540 А 1 ние в аппаратуре обработки и передачи информации позволяет повысить быстродействие и сократить объем оборудования. Устройство содержит первый блок регистров 1, сумматор 2, 4 генератор 3 элементов поля GF (2 ), блок 4 вы гнсления поправок, блок 8 вычисления синдромов и блок 10 вычисления локатора ошибки. Введение счетчика 5, кольцевого блока регистров, блока 7 выбора режима и второго блока регистров 9 обеспечивает конвейерный принцип обработки, т.е. совмещение во времени обработки двух кодовых слов, а выполнение блоков 4, 7,10 в виде комбинационных схем позволяет сократить обьем оборудования.

5 з.п. ф-лы. 11 ил.

1?9054

Изобретение относится к вычислительной технике и может быть использовано в аппаратуре обработки и передачи информации.

Цель изобретения — повьппение быстродействия и упрощение устройства.

На фиг. 1 приведена блок-схема устройства; на фиг. 2-6 - функциональные схемы соответственно блока вычисления синдромов, кольцевого блока регистров, блока вычисления поправок, блока выбора режима и блока вычисления локатора ошибки; на фиг. 7 и 8 — принципиальные схемы возможного выполнения перемножителя

15 в поле GF(2 ) и преобразователя в

4 обратный код; на фиг. 9 — порядок записи локаторов стираний в кольцевой блок регистров; на фиг. 10„ 11 порядок сдвига этих локаторов в

20 кольцевом блоке регистров.

Устройство для декодирования кода

Рида-Соломона (15,12) содержит первый .блок 1 регистров, сумматор 2, 4 генератор 3 элементов поля СЕ(2 ), блок 4 вычисления поправок, счетчик

5, кольцевой блок б регистров, блок

7 выбора режима, блок 8 вычисления синдромов, второй блок 9 регистров 30 и блок 10 вычисления локатора ошибки.

На фиг. 1 обозначены также информационные входы 11, вход !2 сигнала стираний, входы !3, 14 блочной и тактовой синхронизации, первые и вто- 35 рой выходы 15,16.

Первый блок 1 регистров выполнен на пятнадцати 4-разрядных регистрах, выходы каждого предыдущего регистра соединены с соответствующими инфор- 40 мационными входами последующего. Информационные входы первого из этих регистров являются информационными входами блока4 входы синхронизации всех регистров объединены и являются 45 тактовым входом блока, выходы пятнадцатого регистра являются выходами блока, Сумматор 2 осуществляет поразрядное суммирование двух 4-разрядных 50 а символов в поле 0У(2 ) и состоит из четырех сумматоров по модулю два, первые и вторые входы которых являются соответствующими входами сумматора, а выходы всех сумматоров по модулю два — его выходами, Генератор 3 элементов поля GF(2 ) представляет собой 4-разрядный кольцевой регистр сдвига с сумматором

0 2 по модулю два, вкл >ченным между третьим и четвертым разрядами, выход четвертого разряда соединен с вторым входом сумматора по модулю два, Выходы разрядов этого регистра являются выходами генератора.

Счетчик 5 — 4-разрядный на Л-триггерах, причем информационный вход первого разряда триггера соединен с шиной логической единицы. Управляющий и счетный входы счетчика подключены к входам элемента И, выход которого соединен с тактовыми входами

l всех разрядов.

Блок 8 вычисления синдромов содержит (фиг. 2) три регистра 17-!9, три сумматора 20-22 в поле 0Е(2 ) и шесть сумматоров 23-28 по модулю два (элементы ИСКЛОЧЛИЩЕЕ ИЛИ). На фиг. 2 обозначены информационные входы 29, тактовый вход 30. вход 31 блочной синхронизации, первые, вторые, третьи выходы 32-34; Сумматоры 20-22 идентичны сумматору 2, Соответствующее подключение сумматоров 23-28 по модулю два обеспечивает подачу на первые входы сумматоров 20-22 символа с выходов соответствующего регистра 17-19, умноженного соответственно на единичный,.второй и третий элементы поля СР (2 ).

Кольцевой блок 6 регистров включает (фиг. 3) шесть регистров 35-40, четыре элемента 41--44 ИЛИ-НЕ, сумматор 45 по модулю два, элементы 46, 47 И-НЕ и И, два элемента 48, 49 НЕ и мультиплексор 50, На фиг. 3 обозна— чен также информационные входы 51, первый, второй, третий и четвертьп управляющие входы 52-55, вход 56 синхронизации, тактовый вход 57, первые, вторые, третьи выходы 58-60.

Вторые управляющие входы 53 соответствуют первому и второму разрядам

4-разрядного символов, третьи управляющие входы 54 — второму и третьим разрядам. Мультиплексор 50 ло сигналу на том или ином управляющем входе осуществляет подключение к своим выходам соответствую|пих информационных входов.

Второй блок 9 регистров представляет собой четыре 4-разрядных регистра, информационные входы и выходы которых являются соответствую пими информационными входами и выходами блока 9, а входы синхронизации регистров объединены и являютгя входом синхронизации блока.

Блок 4 вычисления поправок содержит (фиг. 4) сумматоры 61-64 в поле

GF(2 ), коммутаторы 65-67, перемножители 68-70 в поле GF(2 ), мульти1 плексор 71, преобразователь 72 в обратный код, элементы 73-78 ИЛИ-НЕ, элемент 79 И-НЕ и элементы 80-82 НЕ.

На фиг. 4 обозначены также информационные входы 83-88 с первых по шестые, первые и второй управляющие вхо- 10 ды 89,90, первые, второй, третий и четвертый выходы 9?-94, Первые управляющие входы 89 соответствуют второму и третьему разрядам 4-разрядно— го символа. Мультиплексор 71 иденти- 15 чен мультиплексору 50 блока 6, сумматоры 6?-64 идентичны сумматору 2.

Коммутатор 67 выполнен на четырех элементах И, первые входы которых являются информационными, а объеди- 20 ненные вторые — управляющими входами коммутатора. Б коммутаторах 65 и 66 в отличие от коммутатора 67 четвертый элемент И заменен на элемент ИЛИ, первый в:op Ko opoi o D e e ep- 25 тым разрядом информационных входов коммутатора, а к его второму входу через элемент HE подключен управляющий вход коммутатора.

Блок 7 выбора режима содержит 30 (фиг. 5) перемножители 95-97 в поле

GF(2"), сумматоры 98-101, коммутатор !

02, сумматор 103 по модулю два, элементы 104-108 ИЛИ- IE, элементы !09112 НЕ, и элементы 1!3-1!5 И-HE. На 35 фиг. 5 обозначены также. информационные входы !!6-120 с первых по пятые, первые и второй управляющие входы

121, 122, первые, вторые, третьи, четвертые и пятый выходы 123-127. 40

Сумматоры 98-101 в ноле GF(2 ) идентичны сумматору 2, а коммутатор 102— коммутатору 67 блока 4.

Блок:!О вычисления локатора ошиб- 45 ки содержит (фиг. 6) квадратор 128, преобразователи 129, 130 в обратный код, мультиплексоры 13!-135, перемножители 136, 137 в поле GF(2 ), сумматоры 138, 139 GF(2"), элемен- 50 ты 140-!42 ИЛИ-НЕ и элементы !43146 НЕ. На фиг. 6 обозначены также информационные входы 147-!53 с первых по седьмые, первые, второй и третий управляющие входы 154-156, первый, вторые и третьи выходы !57.—

159. Первые управляющие входы 154 соответствуют первому, второму и третьему разрядам 4-разрядного символа.

Квадратор 128 выполнен на двух сумматорах по модулю два, первые входы которых являются соответственно перBLIM opb t pàçðëäàìè входов у квадратора, а выходы — первым и третьим разрядами со его входов, третий входной разряд квадратора подключен ко второму входу первого сумматора по модулю два и второму выходному разряду, четвертый входной разряд соединен со вторым входом второго сумматора по модулю два и четвертым выходным разрядом квадратора. Мультиплексоры

131-135 -налогичны мультиплексору 50 блока 6 сумматоры 138, 139 в поле

GF(2 ) идентичны сумматору 2.

Перемножители 68-70, 95-97, !36, 137 в поле GF(2 ) блоков 4,7,10 могут быть выполнены (фиг. 7) на элементах

160 И-НЕ и сумматорах !61 по модулю два. На фпг. 7 обозначены поразрядно первые входы 16?-165, вторые входы

166-169 и выходы !70-173.

Преобразователи 72, 129 и 130 блоков 4,10 могут быть выполнены (фиг. S) на элементах !74 НЕ, элементах 175 И-НЕ, сумматорах 176 по модулю два и сумматорах ?77 по модулю два с инверсией (элементах эквива-. лентности). На фиг. 8 обозначены поразрядно входы 178 †1 и выходы 182185.

Устройство для декодирования кода

Рида-Соломона (15,12) .работает следующим образом.

Кодовое слово состоит иэ пятнадцати символов, двенадцать из которых — информационные, а три — проверочные. Каждый символ — 4-разрядный, что обусловливает разрядность входов и выходов соответствующих блоков и элементов устройства. Кодовое слово поступает последовательно, символ эа символом, на информационный вход 11,,с которого символы поступают на информационные входы первого блока t регистров и блока 8 вычисления синдромов. Каждый входной символ сопровождается по входу 14 сигналом тактовой синхронизации, по которому происходит запись символа в блоке 1 и сдвиг ранее записанных в него символов. Таким образом, через пятнадцать тактов записанный символ поступает на выход первого блока 1.

Сигнал стирания поступает на вход

12 устройства положительным уровнем,, сопровождая очередной вводимый

129054

1001 ! 101

1111

0111

010!

1011

01!О

00ll

0001

С генератора 3 элементы поля поступают на информационные входы 51 блока 6 (фиг. 3) и в случае положительного уровня. сигнала стирания, поступающего на четвертый управляющий символ, и по тактовому синхросигналу записывается единицей в счетчик 5;

Последний сбрасывается перед поступлением первого символа кодового слова сигналом блочной синхронизации, по- ступающим на вход 13 устройства. Таким образом, после приема 15 символов число единиц в счетчике 5 определяет число стираний в кодовом слове. !О

Символы кодового слова, сигналы тактовой и блочной синхронизации поступают иа входы 29-31 блока 8 вычисления синдромов (фиг. 2),.причем сигнал блочной синхронизации обнуляет регистры 17-19, а сигнал тактовой синхронизации стробирует поступающие символы. Вычисление синдромов происходит по формуле

Sx= а;(P ) = (...P (P à,+ÿ. )+

i=1

+a, ) ... )+а„,, > 11,31 где Б„ - J-й синдром, ) (1,3); а„. — символ кодового слова, 25

i ll, 15), -,)-й элемент поля GF(2 ).

Генератор 3 элементов поля GF(2 ) вырабатывает номер текущего входного символа в виде элемента поля, при- 30 чем счет происходит в обратном порядке. По сигналу блочной синхронизации в разряды генератора 3 записывается код 100!, соответствующий пятнадцатому элементу поля, в тече- я5 ние последующих пятнадцати тактов генератор 3 вырабатывает следующие коды:

2 40

4

6

7 45

9

ll

12 50 !

l4

0 б вход 55, происходит запись элемента поля в соответствуюший регистр 35-37.

Сигнал тактовой синхронизации по входу 57 стробирует запись в регистры

35-37, а сигнал блочной синхронизации с входа 56 сбрасывает содержимое регистров 35-37 перед приемом следующего кодового слова. Сигналы со счетчика 5 поступают на вторые управляющие входы 53. Обозначим за Х„ номер первого стертого символа в виде элемента поля GF(2 ) (локатор первого стирания), за Х вЂ” локатор второго стирания, за Х д — локатор третьего стирания. Порядок записи в регистры 35-37 изображен на фиг. 9, где: а,б,в соответствуют моментам появления первого, второго и третьего стертых символов.

С выходов регистров 35-37 значения локаторов подаются на входы соответствующих регистров 38-40 и запоминаются по сигналу блочной синхронизации с входа 56.

Значения синдромов и число стираний запоминаются во втором блоке 9 регистров по сигналу блочной синхронизации и хранятся там в течение последующих пятнадцати тактов, во время приема следующего кодового слова и.вычисления следуюших синдромов локаторов стираний и подсчета числа стираний. Таким образом, вычисление поправки к символам кодового слова совмещено во времени с обработкой следующего кодового слова, т.е. реализуется конвейерный способ обраСотки.

Значения стираний и ошибки Y Y

1 Э

Х „ вычисляются на основе синдромов, локаторов стираний и числа стираний, которые связаны системой нелинейных уравнений

Х, Х, +Х,Х +Хъ Ха=8, Х Х 3+Y y +-„ з ъ

Рассмотрим возможные случаи решения этой системы уравнений

Поступило три стирания. Решая уравнение относительно Yj, получаем

S,X,+H (X +Õ,)+× э Х,(Х, +Х,) (Х,+Х,)

s,x,х,+s,Ix +x )+s, я х х,+s,)х,+x ), 2. Поступило..два стирания и, если в этом случае присутствует хотя бы

7 1290540 одна ошибка, то исправление невозможно. Решая уравнение, получаем, что x3=0, если

X Х +$ (X +Х )+в О.

35

Таким образом, в случае неравенства приведенного выражения нулю блок

7 вырабатывает сигнал отказа от декодирования на втором выходе 16 устройства. Если исправление возможно, f0 то значения стираний вырабатываются по формулам

3. Поступило одно .стирание, возможно исправление только одной ошибки. Если

ХS+Б =О и Х S,+Б =О, то ошибок нет и вычисляется значение стирания 20

Б

Х, Если Х,,S +Б =О, либо Х,$,+S =О, то блок 7 вырабатывает сигнал отказа от декодирования, если

Х,$ +Б ФО и Х,Б, +Б ФО, то присутствует только одна ошибка.

Локатор ошибки вычисляется по формуле

Х Я+Я вЂ” Х,Б,+Б, значение ошибки

X,S,+Sg

Х (S Х Б ) значения стирания

s, Cs х +s,х,+s,)+Ix s +s )

4. Стирания отсутствуют. Возможно исправление только одной ошибки. 40

Сигнал отказа вырабатывается, если хотя бы один иэ синдромов равен нулю, или

Ба Бз — — Ф

Если отказа нет, то

$, S, Х = Y

Si Х, Локаторы Х ошибок вычисляются в блоке 10 на основе вышеприведенных соотношений. В блоке 4 вырабатываются значения У, обеспечивающие воэможность исправления очередного символа, поступающего с первого блока 1 на сумматор 2.. Исправление заключается в поразрядном сложении по модулю два поступивших символов и значения Y после чего результат суммирования поступает на выходы 15 устройства.

При исправлении в сумматоре 2 очередного символа, со второго выхода

92 блока 4 вычисления поправок на первый управляющий вход 52 кольцевого блока 6 регистров поступает сигнал, разрешающий кольцевую перезапись локаторов, что обеспе;кивает вычисление следующей поправки. Порядок кольцевого сдвига в случае приема двух и трех стираний представлен на фиг. 10 и 11 соответственно.

Сигнал отказа от декодирования с блока 7 поступает на второй выход 16 устройства.

Использование конвейерного принципа обработки, т.е. совмещения, во времени обработки двух кодовых слов в сочетании с выполнением блоков 4,7

10 в виде комбинационных схем, т.е. жестким аппаратным способом, обеспечивают с одной стороны повьппение быстродействия устройства, а с другой — сокращение объема его оборудования.

Кроме того, в устройстве не требуется дополнительной внутренней синхронизации, что позволяет применять устройство для декодирования в широком диапазоне скоростей пере- дачи.

Формула изобретения

1. Устройство для декодирования кода Рида-Соломона (15,!2) содержащее первый блок регистров, информационные входы которого объединены с соответствующими информационными входами блока вычисления синдромов, вход блочной синхронизации которого объединен с входом обнуления генератора элементов поля OF(2 ) и является входом блочной синхронизации устройства, тактовые входы блока вычисления синдромов, генератора элементов поля OF(2 ) и первого блока регистров объединены и являются входом тактовой синхронизации устройства, выходы первого блока регистров подключены к соответствующим первым входам сумматора, блок вычисления локатора ошибки и блок вычисления поправок, первые выходы которого подклюЧены к соответствующим BTopbM входам сумматора, выходы которого являются первыми выходами устройства, отличающееся тем,что, с целью повышения быстродействия.и!

290540!

О упрощения устройства, в него введены счетчик, второй блок регистров, блок выбора режима и кольцевой блок регистров, выходы генератора элементов поля 6Р(2 ) подключены к соответствующим информационным входам кольцевого блока регистров и первым информационным входам блока вычисления поправок, второй выход которого соединен с первым управляющим входом ?О кольцевого блока регистров, первые выходы которого соединены с соответствующими вторыми информационными вхо— дами блока вычисления поправок, выходы счетчика подключены к соответ,ствующим вторым управляющим входам ,кольцевого блока регистров и первым информационным входам второго блока регистров, первые, вторые и третьи выходы блока вычисления синдромов 20 соединены соответственно с вторыми, третьими ичетвертыми информационными входами второго блока регистров, первые выходы которого подключены к соотвествующим третьим управляющим ., 25 входам кольцевого блока и первым управляющим входам блока вычисления поправок, блока выбора режима и блока вычисления локатора ошибки, первый выход которого соединен с вторым 30 управляющим входом блока выбора режима, вторые, третьи и четвертые выходы второго блока регистров подключены соответственно к первым, вторым и третьим информационным входам блока выбора режима и блока вычисления локатора ошибки, вторые и третьи выходы которого соединены соответственно с третьими и четвертыми информационными входами блока вычисления попра- 40 вок, третий и четвертый выходы которого подключены соответственно к второму и третьему управляющим входам блэка вычисления локатора ошибки, вторые выходы кольцевого блока регистров подключены к соответствующим пятым информационным входам блока вычисления поправок и четвертым информационным входам блока выбора режима, третьи выходы кольцевого блока 0 регистров соединены с соответствующими шестыми информационными входами блока вычисления поправок и пятыми информационными входами блока выбора режима, первые — четвертые выходы ко- 55 торого подключены соответственно к четвертым — седьмым информационным входам блока вычисления локатора ошибки, пятый выход блока выбора режима подключен к второму управляющему входу блока вычисления поправок и является вторым выходом устройства, информационные входы первого блока регистров являются информационными входами устройства, входы синхронизации второго и кольцевого блоков регистров и вход обнуления счетчика подключены к входу блочной синхронизации устройства, счетный вход счетчика и тактовый вход кольцевого блока регистров подключены к входу тактовой синхронизации устройства, управляющий вход счетчика и четвертый управляющий вход кольцевого блока регистров объединены и являются входом сигнала стирания устройства.

2. Устройство пс и. !, о т л и ч а ю щ е е с я тем, что блок вычисления синдромов выполнен на первом, втором и третьем регистрах, сумматорах по модулю два с первого по шестой и первом, втором и третьем сумматорах в поле GF(2 ), выходы ко1 торых подключены к соответствующим информационным входам соответствующих регистров, выходы с первого по четвертый каждого регистра являются соответствующими разрядами соответствующих выходов блока, первый выход первого регистра соединен с первым входом первого сумматора по модулю два, четвертый выход первого регистра соединен с первым входом первой группы первого сумматора в поле

GF(2 ) и вторым входом первого сумматора по модулю два, выход которого годключен к второму входу первои группы первого сумматора в поле

С?"(2 )., второй и третий вьгходы первого регистра соединены соответственно с третьим и четвертым входамИ первой группы первого сумматора в поле

ГГ(2 ), третий выход второго регистра подключен к первому входу первой группы второго сумматора в поле

G?(2, и первому входу второго сумма1 тора по модулю два, выход которого соединен с вторым входом первой группы второго сумматора в поле СГ(2 1), первый выход второгэ регистра подключен к первому входу третьего сумматора по модулю два, выход которого соединен с третьим входом первой группы второго сумматора в поле

GF(2 ), второй выход второго регистра соединен с четвертым входом первой группы второI о сумматора в .Ic)ëå

4. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок вы.числения поправок выполнен на сумматорах в поле GF(2 ), перемножителях

4 в поле GF(2 ), мультиплексоре, преобразователе в обратный код, коммутаторах, элементах ИЛИ-k?E, элементах, НЕ и элементе И-НЕ, выходы первого ф и второго сумматоров в поле GF(2 ) соединены с соответствующими входами соответствующих элементов ИЛИ-.НЕ, выходы третьего и четвертого сумматоров в поле GF(? ) подключены к соответствующим информационным входам соответственно первого и второго

11 ?2905

GF(2 ), четвертый выход второго регистра подключен к втормы входам второго и третьего сумматоров по модулю два, первый выход третьего регистра соединен с первым входом шестого 5 сумматора по модулю два, второй выход третьего регистра соединен с первым входом первой группы третьего сумматора в поле GF(2 ") и первым входом четвертого сумматора по моду- !О лю два, выход которого соединен с вторым входом первой группы третьего сумматора в поле GF(2 ), третий выход третьего регистра подключен к второму входу четвертого и первому входу 15 пятого сумматоров по модулю два, четвертый выход третьего регистра соединен с вторыми входами пятого и шестого сумматоров по модулю два, выходы которых подключены соответст- 20 венно к третьему и четвертому входам первой группы третьего сумматора в поле 6Г(2 ), входы второй группы всех сумматоров в поле GF,2 ) co( ответственно объединены и являются соответствующими информационными входами блока, входы синхронизации и входы обнуления всех региСтров соответственно объединены и являются соответственно тактовым входом и 30 входом блочной синхронизации блока, 3, Устройство по п. !, о т л и— ч а ю щ е е с я тем, что кольцевой блок регистров выполнен на регистрах, >5 мультиплексоре, элементах ИЛИ-НЕ, элементах НЕ, элементе И, сумматоре по модулю два и элементе И-НЕ, выход которого соединен с первыми входами первого, второго и третьего элемен — щ0 тов ИЛИ-НЕ, Выходы которых подключены к входам синхронизации соответствующих регистров, выходы которых подключены к соответствующим первым информационным входам .соответственно ц четвертого, пятого и шестого регистров, .первые входы синхронизации которых объединены с входами обнуления первого, второго и третьего регистрОВ и яВляются ВхОдОм синхронизации 50 кольцевого блока регистров, выход сумматора по модулю два соеди, с вторым входом третьего элемента ИЛИНЕ, выход элемента И подключен к вторым входам синхронизации четвертого, пятого и шестого регистров, выходы четвертого регистра соединены с соответствующими первыми информационными входами мультиплексора, 0 12

Выходы пятого регистра подключены к соответствующим вторым информационным входам четвертого регистра и мультиплексора, выходы которого соединены с соответствующими вторыми информационными входами шестого регистра, выходы которого подключены к соответствующим вторым информационным входам пятого регистра, выход первого элемента НЕ соединен с первым входом четвертого элемента ИЛИ-НЕ, выход которого подключен к первому управляющему входу мультиплексора и через второй элемент НŠ— к второму управляющему входу мультиплексора, информационные входы первого, второго и третьего регистров соответственно объединены и являются соответствующими информационными входами кольцевого блока регистров, первые Входы элементов И и И-НЕ объединены и являются тактовым входом кольцевого блока регистров, второй вход элемента И является первым управляющим входом кольцевого блока регистров, вторые входы первого и второго элементов

KiH-HE объединены соответственно с первым и вторым входами сумматора по модулю два и являются вторыми управляющими входами кольцевого блока регистров, вход первого элемента НЕ и второй вход четвертого элемента ИЛИНЕ являются третьими управляющими входами кольцевого блока регистров, второй вход элемента И-НЕ является четвертым управляющим входом кольцевого блока регистров, выходы четвертого, пятого и шестого регистров являются соответственно первыми, вторыми и третьимп выходами кольцевого блока регистров. коммутаторов, выходы которых соединены соответственно с первыми и вторы1290540 ми входами первого перемножителя з поле GF(2 ), выходы которого подклю1 чены к соответствующим первым входам второго перемножителя в поле СЕ(2 ), выходы которого соединены с соответствующими первыми информационными входами мультиплексора, выход первого элемента ИЛИ-НЕ подключен к первым входам элемента И-НЕ и третьего элемента ИЛИ-НЕ и через первый эле- 10 мент НŠ— к первому входу четвертого элемента ИЛИ-НЕ, выходы второго и четвертого элементов ИЛИ-НЕ соедине-ны с входами пятого элемента ИЛИ-НЕ, выход которого подключен к первому 15 входу шестого элемента ИЛИ-НЕ, выход которого соединен с управляющим входом третьего коммутатора, выход второго элемента НЕ соединен с вторым входом элемента И-НЕ, выход которого 20 непосредственно и через третий эле— мент НЕ подключен соответственно к первому и второму управляющим входам мультиплексора, выходы которого через преобразователь в обратный код подключены к соответствующим первым входам третьего перемножителя в поле

СР(2 ), выходы которого соединены с соответствующими информационными входами третьего коммутатора, первые 30 входы первого и второго сумматоров в поле GF(2 ) соответственно объединены и являются первыми ипформационньячи входами блока, вторые входы вторых сумматоров и перемножителя в поле СГ(2") и первые входы третьего и четвертого сумматоров н поле

GF(2 ) соответственно объединены и являются вторыми входами блока, нторые входы третьего перемножителя н 40 поле GF(2 ) являются третьими инфор мационными входами блока, вторые входы первого сумматора з поле GF(2 ) и вторые информационные зходь1 мультиплексора соответственно объединены и являются четвертыми информационными входами блока, вторые входы третьего и четвертого сумматоров в поле СГ(2 ) являются соответственно пятыми и шестыми информационными входами блока, управляющий вход первого коммутатора и управляющий вход второго коммутатора, объединенный с входом второго элемента НЕ и вторыми входами третьего и четвертого элементов ИЛИ-НЕ, являются первыми управляющими входами блока, второй вход ше.стого элемента ИЛИ-НЕ является вторым управляющим входом блока, выходы третьего комму-

14 тзтора являются: ервымк выходами блока, выходы шестого элемента г1ЛИ вЂ” НЕ, третьего элемента НЕ и тр". òüåãî э.лемекта ИЛИ-НЕ являются ссотнетстнекко вторым, третьим и четнертbr.1 выходами блока.

5. Устройство по п, 1, о т л и ч а ю щ е е с я тем, .- то блок выбора режима зыполкек HB cóêìàòoðàõ н поле GF(2"), перемкожителях з поле

61"(2 ), коммутаторе, элементах ИЛИllE, элементах И-НЕ, элементах НЕ и сумматоре по модулю дза, выходы коммутатора соединены с соответствующими первыми входами rrepeor сумматора н поле СЕ(2 ), ныходы перзого перем" ожителя з поле С. (2 ) подключены к coo r.IOTcTByauIIrим первым входам вторых пе; емкожителя и cy:ëìàòoðà з поле

GF(2,, выходы которого соединены с

4; нходамк перзого элемента ИЛИ-НЕ, выходы первого сумматора з поле 67(2 ) подключены к coo Tec .Tc Teóþùrrbr первым входам третьего перемкожителя н .-голе 6 "(2, выходы которого соединены е саоreeòcòeóþùèìè первыми входами третьего сумматора ;.::--::о.ле 6Г Z ). выходы которого подключены к ссотнетнующим входам второго элемента ИЛИНЕ и первым входам четзертого сумматора з поле GF(? ), выходы которого

1 соединены с входами третьего элемента ИЛИ-НЕ, выходы первого к второго элементов ИЛИ-HE подключены к соответствующим входам сумматора по модулю днa, выход которого соедикек с первым входом первого элемента И-IIE, выход третьего элемента ИЛИ-НЕ через первый элемент НЕ подключен к первому входу нторого элемента И-НЕ, выходы второго и третьего элементоз НЕ соединены с перньии входам,=, соотeeT— стзекко четгертогo и и тогo элементов ИЛИ-HE выходы которых подключены к вторым входам соответственно первого и второго элемектоз И-НЕ, зыходы которых и выход ч"=TeepToro элемента НЕ соединены соответственно е перным, вторым и третьим входами третьего элемента И-lIE, вторые нхэцы первого перемкожктеля н поле с - (1

--l i 2 ) Iree.IrIo TcII rr ep BbIIaB информациокзымк входами блок», нторые входы третьего перемкожителя и второго сум—, I матора н поле СЕ,2 ) сooтзетстнек ко объединены и являются нторымк информационными входами блока, вторые входы третьего сумматора н поле

GF(2 ) являются третьими информационными входами блока, вторые входы второго еремножителя и первого сумматора в поле. GF(2 ) соответстве»п»о

4 объединены и являются четвертыми информационными входами блока, вторые входы первого перемножителя в поле

GF(2 ) и информационные входы коммутатора соответственно объединены и являются пятыми информацион»»ыми вхо- 1О дами блока, вход второго элемента НЕ, управляющий вход коммутатора, объеди— ненный с вторым входом четвертого элемента ИЛИ-НЕ и входом третьего элемента НЕ, второй вход пятого элемента ИЛИ-НЕ и вход четвертого элемента НЕ являются соответствующими первыми управляющими входами блока, четвертый вход третьего элемента

И-НЕ является вторым управляющим вхо- 20 дом блока, выходы второго перемножителя в поле GF(2 ), выходы второго, л третьего и четвертого сумматоров в поле GF(24) и выход третьего элемента И-НЕ являются соответственно пер25 ными., вторым, третьими, четвертыми и пятым выходами блока.

6. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок вычис- 30 ления локатора ошибки выполнен на мультиплексорах, преобразователях в обратный код, сумматорах в поле

GF(2 ), перемножителях в поле GF(2 ), элементах ИЛИ-НЕ, элементах НЕ и квадраторе, выходы которого соединены с соответствующими первыми информационными входами первого мультиплексора, выходы которого подключены к соответствующим первым входам перво- gg

1 го перемножителя в поле Ср (2 ), выходы первого сумматоре в поле GF(2 ) соединены с соответствующими первыми информационными входами второго мультиплексора, выходы которого че- 45 рез первый преобразователь в обратный код подключены к соответствующим входам первого перемножителя в поле СГ(2 ), выходы третьего мульти » плексора соединены с соответствующими 5»1 первыми входами второго сумматора в поле GF(2 ), выходы первого перемножителя в поле СУ(2 ) подключены

Ч к соответствующим вторым входам второго сумматора в поле СГ(2 ) и пер4 вым информационным входам четвертого мультиплексора, вторые информационные входы которого объединены с соответствующими вторыми информационными

40 16 входами второго и первыми информационными входами третьего мультиплексоров и являются первыми информационными входами блока, вторые информационные входы первого мультиплексора и первые и вторые входы первого сумматора в поле GF(2 ) являются соответственно вторыми, третьими и четвертыми информационными входами блока, входы квадратора, второго преобразователя в обратный код и первые информационные входы пятого мультиплексора соответственно объединены и являются пятыми информационными входами блока, выходы второго преобразователя в обратный код соединены с соответствующими первыми входами второго перемножителя в поле GI"(2 "), вторые входы которого являются шестыми информационными входами блока, выходы подкпючены к соответствующим вторым информационным входам третьего мультиплексора, вторые информационные входы пятого мультиплексора являются седьмыми и»»формационным»» входами блока, выходы второго сумматора в поле СР(2 ) подключены к соответствующим входам первого эле— мента ИЛИ-НЕ и третьим информационным входам пятого. мультиплексора, выходы четвертого мультиплексора соединены с соответствующими четвертыми информационными входами пятого мультиплексора, выход первого элемента

ИЛИ-НЕ соединен с первым входом второго элемента ИЛИ-НЕ, выход третьего элемента ИЛИ-НЕ подключен к первому управляющему входу пятого мультиплексора, второй вход второго элемента

ИЛИ-НЕ, объединенный с первыми управляющими входами первого, второго, третьего и четвертого мультиплексоров и входами первого и второго элемента НЕ, вход третьего элемента

НЕ и первый вход третьего элемента

ИЛИ-НЕ, объединенный с вторым управляющим входом пятого мультиплексора, являются первыми управляющими входами блока, третий и четвертый управ" ляющие входы пятого мультиплексора являются соответственно вторым и третьил» управляющими входами блока, выход первого элемента НЕ подключен к вторым управляющим входам первого, второго и третьего мультиплексоров, выходы второго и третьего элементов

НЕ соединены соответственно с вторым управляющим входом четвертого мультиплексора и вторым входом третьего плексора и второго перемножителя в попе G Г (2") являются соответств евно вторыми и третьими ьыхода- ми блока.

17 1290540 элемента ИЛИ -НЕ, выход второго элемента ИЛИ -НЕ через четвертый элемент НЕ подключен к первому выходу блока выходы пятого мульти—

1290540

1290540

1290540 с;ФиО. 10 фио. 11

Составитель О..Ревинский

Редактор В. Ковтун Техред И.Попович . Корректор А. Ильин

Заказ 7917/58 Тираж 921 Подписное

ВНИИПИ ГосуДарственного комитета СССР по делам изобретений и открытий !

13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4