Измеритель частотных ошибок

Измеритель частотных ошибок

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и может найти применение в устройствах контроля и синтеза прецизионных частотно-модулированных сигналов . Цель изобретения - расширение функциональных возможностей устройства . Измеритель частотных ошибок соВход держит синхронизатор 1, смесители 2 и 3, полосовые фильтры 4 и 7 и фазовращатель 8. В устройство введены блок 9 выборки-запоминания, регистр 10 памяти, фильтр 11 нижних частот и блок 12 формирования кода фазы, включающий накопители 13 и 14 кодов, сумматоры 15 и 16, коммутаторы 17 и 18 и инвертор 19. Введенные элементы и образованные новые функциональные связи позволяют уменьшить время перестройки измерителя и обеспечить его работу на начальном участке контролируемого сигнала. При соответственном изменении структуры блока 12 формирования кода фазы измеритель частотных ошибок может использоваться для контроля ошибок в сигналах с нелинейным полиноминальным законом изменения частоты. 3 ил. i (Л Выход ГГ-П-4 фиг.1 к контролируемому генератору

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (5)) 4 G 01 R 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М ABTOPCHOMV СВИДЕТЕЛЬСТВУ щиг.1 ееиератаРУ

ГОСУДАРСТВЕННЫЙ ИОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3804085/24-21 (22) 18.10.84 (46) 23.02.87. Бюл.9 7 (71) Всесоюзный заочный электротехнический институт связи (72) В.Н. Кочемасов (53) 621.317(088;8) (56) Авторское свидетельство СССР

Ф 113346, кл. 6 01 R 23/06, 1958.

Авторское свидетельство СССР

Ф 964990, кл. Н 04 В 3/46, 1980. (54) ИЗМЕРИТЕЛЬ ЧАСТОТНЫХ ОШИБОК (57) Изобретение относится к радиотехнике и может найти применение в устройствах контроля и синтеза прецизионных частотно-модулированных сигналов. Цель изобретения — расширение функциональных возможностей устройства. Измеритель частотных ошибок содержит синхронизатор 1, смесители

2 и 3, полосовые фильтры 4 и 7 и фазовращатель 8. В устройство введены блок 9 выборки-запоминания, регистр

10 памяти, фильтр 11 нижних частот и блок 12 формирования кода фазы, вклю" чающий накопители 13 и 14 кодов, сумматоры 15 и 16, коммутаторы 17 и 18 и инвертор 19. Введенные элементы и образованные новые функциональные связи позволяют уменьшить время перестройки измерителя и обеспечить его работу на начальном участке контролируемого сигнала. При соответственном изменении структуры блока 12 формирования кода фазы измеритель частотных ошибок может использоваться для контроля ошибок в сигналах с нелинейным полиноминальным законом изменения частоты. 3 ил.

Изобретение относится к радиотехнике и может найти применение в уст ройствах контроля и синтеза прецизи онных частотно-модулированных сигна лов, в том числе сигналов с линейнои частотной модуляцией (ЛЧМ), широко используемых в радиолокации, систем связи и измерительной технике.

Цель изобретения — расширениефунк циональных возможностей за счет умень шения времениперестройки-измерителя обеспечения его работы на начальном участке контролируемого сигнала.

На фиг. 1 представлена функциональная схема измерителя частотных, ошибок; на фиг. 2 — эпюры, поясняющие работу устройства; на фиг. 3 временные диаграммы сигналов на пят выходах синхронизатора.

Измеритель частотных ошибок соде жит синхронизатор 1, первый 2 и вто рой 3 смесители, первый полосовой фильтр 4, линию 5 задержки, фазовый детектор 6, второй полосовой фильтр

7, фазовращатель 8, блок 9 выборкизапоминания, регистр 10 памяти, фильтр 11 нижних частот, блок 12 фо мирования кода фазы, в который входят первый 13 и второй 14 накопители кодов, первый 15 и второй 16 сум маторы, первый 17 и второй 18 комму таторы и инвертор 19. . В устройстве первые входы первого 2 и второго 3 смесителей соедине ны ь ежду собой и с входом устройства, выход первого смесителя 2 через последовательно соединенные первый полосовой фильтр 4 и линию 5 задерж ки подключен к первому входу фазового детектора б, выход-второго сме сителя 3 через второй полосовой фильтр 7 подключен к второму входу фазового детектора б, а выход фазовращателя 8 соединен с вторым входо второго смесителя 3. Разряды кода скорости регистра 10 памяти соедине ны с первым входом первого сумматора 15, кодовым входом первого накопителя 13 кодов и первым входом пер вого коммутатора 17, а разряды кода частоты подключены к первому входу второго сумматора 16, выход которог соединен с управляющим входом фазовращателя 8, Выход первого накопите ля 13 кодов подключен к второму вхо

UGos (2 в Е„ t+ 1()

Ц()=

1JCos(2 f„,t+ V(t при Еа Со

-t )2+)(t)j при t>t

1291890 2 ду первого сумматора 15, выход которого подсоединен к второму входу первого коммутатора 17, выход которого соединен с кодовым входом второго накопителя 14, выход которого подключен непосредственно и через инах вертор 19 к первому и второму входам второго коМмутатора 18. Управляющий вход последнего подсоединен к знаковому разряду кода скорости регистра и 10 памяти, а выход — к второму входу второго сумматора 16 Выход фазового детектора 6 через фильтр 11 нижних частот подключен к сигнальному входу блока 9 выборки-запоминания. Первый и второй выходы синхронизатора 1 соединены соответственно и с тактовыми и установочными входами первого 13 и второго 14 накопителей р- кодов, а третий — с управляющим входом первого коммутатора 17, четвертый выход подключен к стробирующему входу блока 9 выборки-запоминания, а пятый соединен с вторым входом первого смесителя 2 и сигнальным входом фазовращателя 8. р Входящий в состав измерителя частотных ошибок регистр 10 памяти при .измерении ошибок в ЛЧМ сигналах со|держит информацию о коде начальной частоты К, и коде скорости К„ н частотной модуляции. В соответствии с этими кодами в блоке 12 формирования кода фазы вырабатывается код, 35 обеспечивающий автоматическое поддержание нуля измерителя как в режиме контроля начальной частоты, так и при контроле ошибок во время частотной модуляции при любых параметрах модулированного сигнала, Синхронизатор 1 посредством умножения и деления частоты Х опорного колебания вырабатывает высокочастот" м ное колебание с частотой К, в не". сколько раз превышающей максимальную девиацию частоты измеряемого сигнала, а также два сигнала тактовой частоты f =-1/Т и два. строба (фиг.3).

Строб с второго. выхода синхронизатора 1 определяет также начало формирования ЛЧМ сигнала в исследуемом о генераторе.

Измеритель частотных ошибок (фиг. 1) работает следующим образом.

На вход измерителя поступает сигнал, 1291890 где U — амплитуда исследуемого сигнала; () †..фазовая ошибка; — момент начала ЛЧИ сигнала;

Ч вЂ” скорость частотной модуляции.

До начала модуляции, т.е. до момента времени t, на входах фазового детектора 6 присутствуют сигналы.5

U< (t) =U, Cos (27i(f „+f ) (t-2)+ (г- ));

U< () =U Cos (2 (f +fc) t+g(t) +4(t))

25 ф(t) =27(К„+К )".=2i(f„+f )qT=

=27qK при tat н о где q=2, (}=0,1,2,3,...

После начала модуляции и до момента времени t + на входах фазоо вого детектора 6 присутствуют сиг налы

U,(t)=U, Cos(2 (f„+f )(t- )+ (»- ));

35

U (t) =U,Cos (2n(f„+fс) "+Ч(с "с

+Ф()+ (с) Для правильной работы измерителя частотных ошибок сдвиг фаз на времен40 ном интервале (t, + должен меняться следующим образом: (p(t)= и (г t ) +cP(t ) при + t)t о о 45

При t) t + на входах фазового детектора 6 присутствуют сигналы

U<(t)=U,Cos(2ii(f +йс)(t-а)+

К Ч(С-t -c ) +4(t ));;

U< (t) =02 Cos (2 и (f „+fñ ) + "Ч(о ) +

+ (t)+ 4(t)) В этом случае фазовый сдвиг необходимо менять по закону

Ф (t) = P(t +".)+2" V7(t-t ) при t ) t +7. (3) где f — частота колебания на пятом с выходе синхронизатора 1;

7 (t) — сдвиг фаз, требуемый для настройки нуля измерителя.

Для того, чтобы измеритель регист-20 рировал частотные ошибки у (t)=(4 (t)—

- (- )1/7 необходимо до начала модуляции обеспечить в фазовращателе

8 сдвиг фаз

Таким образом, для правильной настройки измерителя частотных ошибок необходимо сформировать код управления фазовращателем 8, который был бы постоянен до начала модуляции (1), менялся по квадратичному закону (2) на интервале (t, t + i) и был линейным (3), начиная с t, +i. Соответствующий такому фазовому сдвигу код вырабатывается в блоке 12 формирования кода фазы. В соответствии с этим кодом фаза высокочастотного сигнала с частотой f дискретно меняется (фиг: 2). Дискретность этого изменения приводит к появлению ошибок измерения, начиная с момента времени

t . Для их исключения после фильтра

11 нижних частот, осуществляющего фильтрацию суммарной частоты поступающих на входы фазового детектора 6 сигналов, включен блок 9 выборкизапоминания, стробируемый в моменты времени t +kT где k=O, +1, + 2, +3, т.е. тогда, когда желаемое значение сдвига фазы и значение фазы, реализуемое в фазовращателе 8, одинаковы. Напряжение на выходе блока 9 выборки-запоминания пропорционально отклонению частоты ((t) от закона частотной модуляции, т.е. е О Т)= ар(kT) где — коэффициент пропорциональt ности

Входящий в измеритель частотных ошибок блок 12 формирования кода фазы работает следующим образом.

На первый вход первого сумматора

15, кодовый вход первого накопителя

1.3 и первый вход первого коммутатора 17 поступают соответственно коды О, 5 K„; K ; qK причем коды

О, 5 К„ и qk получаются соответствующим сдвигом разрядов кода К„.

До начала модуляции первык 13 и второй 14 накопители кодов обнулены н на выход блока 12 проходят без изменения дробные разряды кода частоты, т.е. код qK< -ent(qK< ). Здесь знак н и

ent (° ) - оператор выделения целой части. В момент времени t на устао новочный вход блока 12 формирования кода фазы с второго выхода синхронизатора 1 поступает строб, .с приходом которого начинается тактирование первого 13 и второго 14 накопителей кодов. По этому же стробу с второго выхода синхронизатора 1 в контроли1291890 руемом исследуемом генераторе начинается формирование ЛЧИ сигнала.

В интервале вренени ft ; t +7) выход первого сумматора 15 через первый коммутатор 17 подключен к кодовому входу второ о накопителя 14.

При этом на выходе накопителя 14 кодов в моменты времени t -tö+Т, t -t +

+2T, t - „+ЗТ, ..., - „-q T формируются меняющиеся по квадратичному закону коды 0,5 K„, 2 K„; 4,5 K„,...

0,5 q Ê„, где t ñT. С приходом на первый коммутатор:17 в момент времени + ь управляющего строба с о третьего выхода синхронизатора 1 на кодовый вход второго накопителя 14 кодов поступает код qK и на его выходе в моменты времени t -t +(q+1)T

t,- -„+(q+2)T, t -t„+(q+3)T и т.д. формируется код, меняющийся по линейному закону и принимающий значения 0,5q Kv+qK> 0 5Ч Кч+2ЧК

0,5q KÄ+3qK> и т.д. При положительном знаке скорости ЧМ эти коды через второй коммутатор 18 поступают на второй сумматор 16 без изменения, а при отрицательном - после прохождения через инвертор 19.

Полный код, управляющий работой фазовращателя 8, формируется во втором сумматоре 16. Величина дискрета фазовращателя 8 непосредственно сказывается на точности измерения частотных ошибок. Реально -существующие фазовращатели имеют в зависимости от диапазона частот дискретность установки фазы от единиц до долей градуса.

При соответственном изменении структуры блока 12 формирования кода фазы измеритель частотных ошибок может использоваться для контроля ошибок в сигналах с нелинейным полиноминальным закономизменения частоты.

Формула изобретения

Измеритель частотных ошибок, содержащий синхронизатор, фазовращатель первый и второй смесители, первые входы которых соединены между собой и с входом устройства, выход первого

30 смесителя через последовательно соединенные первый полосовой фильтр и линию задержки подключен к первому входу фазового детектора, выход второго смесителя через второй полосовой фильтр подключен к второму входу фазового детектора, а выход фазовращателя соединен с вторым входом второго смесителя, о т л и ч а ю щ и и с я тем, что, с целью расширения функциональных возможностей, в него введены блок выборки-запоминания, фильтр нижних частот, регистр памяти и блок формирования кода фазы, включающий в себя первый и второй накопители кодов, первый и второй сумматоры, первый и второй коммутаторы и инвертор, причем разряды кода скорости регистра памяти соединены с первым входом первого сумматора, кодовым входом первого накопителя кодов и первым входом первого коммутатора, а разряды кода частоты подключены к первому входу второго сумматора, выход которого соединен с управляющим входом фазовращателя, выход первого накопителя кодов подключен к второму входу первого сумматора, выход которого подсоединен к второму входу первого коммутатора, выход которого соединен с кодовым входом второго накопителя, выход которого подключен непосредственно и через инвертор к первому и второму входам второго коммутатора, управляющий вход которого подсоединен к знаковому разряду кода скорости регист" ра памяти, а выход подключен к второму входу второго сумматора, выход фазового детектора через фильтр нижних частот подключен к сигнальному входу блока выборки-запоминания, первый и второй выходы синхронизатора соединены соответственно с тактовыми и установочными входами первого и второго накопителя кодов, третийс управляющим входом первого коммутатора, четвертый выход подключен к стробирующему входу блока выборкизапоминания, а пятый — соединен с вторым входом первого. смесителя и сигнальным входом фазовращателя. I 291890

4P=

+- +a

Составитель В. Новоселов

Редактор И. Дербак Техред Л.Сердюкова Корректор М. Самборская

Заказ 227/43 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ухгород, ул. Проек ная,