Устройство для контроля параметров

Устройство для контроля параметров

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области контрольно-измерительной техники и может быть использовано при пострс ении систем автоматизированного .контроля многопараметрических объектов. Цель изобретения - повьпаение быстродействия устройства. Поставленная цель достигается введением в устройство для контроля параметров второго коммутатора, цифроаналогового преобразователя , вьмислителя и блока обработки и регистрации информации с соответствующими связями и основывается на формировании статистического решения о годности с заданной достоверностью после проведения сокращенного числа контрольных тактов за счет текущего усреднения результатов и коррекции числа последующих контрольно-измерительных тактов. 3 3.п. ф-лы, 5 ил. i СП

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) A t (5D 4 G 05 В 23/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 391 9966/24-24 (22) 23.05.85 (46) 23.02.87. Бюл. У 7 (71) Киевский ордена Ленина политехнический институт им.50-летия Великой

Октябрьской социалистической революции (72) Е.Т.Володарский, В.Ф.Нестеренко, В.И.Беда, N.П.Белянин, M.Е.Курлов и С.Н.Парамонова (53) 681.325 (088.8) (56) Авторское свидетельство СССР

N 746559, кл. G 06 F 15/46, 1981.

Авторское свидетельство СССР

У 960743, кл. G 05 В 23/02, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ IIAPAMETР0В (57) Изобретение относится к области контрольно-измерительной техники и может быть использовано при пострс ении систем автоматизированного, контроля многопараметрических объектов.

Цель изобретения — повышение быстродействия устройства. Поставленная цель достигается введением в устройство для контроля параметров второго коммутатора, цифроаналогового пре образователя, вычислителя и блока обработки и регистрации информации с соответствующими связями и основывается на формировании статистического решения о годности с заданной достоверностью после проведения сокращенного числа контрольных тактов за счет текущего усреднения результатов и коррекции числа последующих контрольно-измерительных тактов.

3 з.п. ф-лы, 5 ил.

1291930

Изобретение относится к бласти контрольно-измерительной техники и может бьгть использовано при построении систем автоматизированного контроля многопараметрических объектов.

Цель изобретения — повышение быстродействия устройства.

На фиг.1 приведена структурная схема устройства для контроля параметров; на фиг.2 — структурная схема 10 блока управления; на фиг.3 — структурная схема вычислителя; на фиг,4— структурная схема блока обработки и регистрации информации; на фиг.5 временные диаграммы работы устройства для контроля параметров.

Устройство содержит преобразователи 1 и 2 параметров, объект 3 контроля, блок 4 управления, первый коммутатор 5, первый вычитатель 6,. вто-рой вычитатель 7, первый 8 и второй

9 компараторы, первый 10„ второй 11

1и третий 12 источники опорного напряжения, компаратор 13, второй коммутатор 14, аналого-цифровой преобразователь 15, вычислитель 16, блок 17 обработки и регистрации информации, входы и выходы 18 — 42 блоков устройства.

Блок 4 управления (фиг.2) содержит клавиатуру 43, узлы 44-47 памяти с первого по четвертый, первый и второй элементы ИЛИ 48 и 49, первый элемент И 50, первый инвертор 51, генератор 52 тактовых импульсов, вто-35 рой элемент И-53, второй счетчик 54, первый компа1УаФор 55, первый счетчик 56, первый и второй регистры

57 и 58, второй компаратор 59, третий элемент И 60, триггер 61, дешифратор 62, элемент задержки 63, вто- . рой инвертор 64, четвертый элемент .

И 65.

Вычислитель 16 (фиг.3) содержит второй инвертор 66, первый и второй. элементы И 67 и 68, первый инвертор

69, первый и второй сумматоры 70 и 71, первый и второй регистры 72 и 73, первый и второй вычитатели 74 и 75, компаратор 76, коммутатор 77, третий инвертор 78, делитель 79 третий элемент И 80.

Блок 17 обработки и регистрации: информации (фиг.4} содержит первый элемент И 81, инвертор 82, второй и пятый элементы И 83 и 84, первый и второй элементы ИЛИ 85 и 86, третий и четвертый элементы И 87 и 88, элемент ИЛИ-HE 89, элементы И первой группы 90 и 91, триггеры первой группы 92 и 93, элементы И второй группы 94 и 95, триггеры второй груп-. пы 96 и 97, узел индикации 98.

Устройство работает следующим образом.

Программа контроля состоит из нескольких кадров, в каждом из которых осуществляется контроль очередного параметра Х объекта 3 контроля.

Объект 3 контроля признается годным по данному параметру, если последний лежит в пределах нижнего Х и верхн него Х> допустимых значений. В противном случае объект 3 контроля признается негодным.

При переходе на очередной кадр программы контроля под воздействием сигналов блока 4 управления, передаваемых по цепям управления на управляющие входы преобразователей 1 и 2 и первого коммутатора 4, очередной параметр Х преобразуется в соответствующем преобразователе 1 или 2 в сигнал Y постоянного напряжения, который через первый коммутатор 5 поступает на вход компаратора 13 и пер- вые входы вычитателей 6 и 7. На другие входы вычитателей 6 и 7 и компаратора 13 поступают опорные напряжения 7 и У,, сформированные в источниках 11 и 12 опорного напряжения под воздействием управляющих сигналов с блока 4 управления и соответственно равные верхнему X и ниж8 нему Хц допустимым значениям контролируемого параметра. в очередном кадре программы.

Первый источник 10 опорного напряжения формирует опорное напряжение

Y> значение которого равно граничному значению d r погрешности g соответствующего преобразователя. Напряжение У .поступает на вторые входы компараторов 8 и 9, которые формируют на выходе сигнал, равный логической "1", в случае, если модули разности преобразованного параметра и соответственно опорных сигналов

7,, и 7, поступающие на первые входы компараторов 8 и 9, превьппают значение опорного напряжения Y, поступающего на вторые входы компараторов 8 и 9, т.е. в .случае, если

1У-7,(7-, или, что то же самое, Х+ 11 — Х а } ) х, BbIxoPH0A cHFHRJI KQM паратора 8 равен логической "1". в

1291930

55 противном случае — "0", и если

l Y-Y l Y> или, что то же самое, I X + д — Хц(o дг, выходной сигнал компаратора 9 равен логической "1", в противном случае — "0". Результаты сравнения с выходов компараторов 8 и 9 поступают в блок 17 и на управ1ляющие входы второго коммутатора 14.

На выходе компаратора 13 появляется сигнал "1" в случае признания объекта 3 контроля годным по данному параметру Х, т.е. если Y iY Y, или, что то же самое, Х„с Х Хь.

В случае признания объекта 3 контроля негодным по параметру Х, т.е. если Ус У или Ус У,, что то же самое — X Х„или Х > Х на выходе компаратора 13 логический сигнал равен "0".

В зависимости от соотношений сигналов У = Х +д, У<= Хд, У = Хн, Y = д г, устройство работает в двух режимах: режиме достоверного анализа и в крчтическом режиме.

Если разности преобразованного сигнала Y и соответственно опорных сигналов У и Y по модулю больше опорного сигнала Y т.е. если

1Х +д — Х )дг 1Х+д — Х„)) br, то устройство работает в режиме достоверного анализа. При этом на выходах обоих компараторов 8 и 9 появляется сигнал логической "1", поступающий на входы 38 и 39 блока 17

Под дейс вием логической ")" с выходов компараторов 8 и 9 блок

17 анализирует сигнал на входе 37, поступающий с выхода компаратора

13, и если он равен логической "1"

7 т. е. когда компаратор 13 признает объект 3 контроля годным по данному параметру (т.е. Х„c Y i Хв), и при этом выполняются равенства

1 Х+Π— Хь т Ьг и 1Х + д — X„I > дг, фиксируемые вычитателями 6 и 7 и ком параторами 8 и 9, то объект 3 контроля признается годным по данно. у параметру. Если сигнал на выходе компаратора 13 равен "0", т.е. если

У Хя или Y с Хь, то объект 3 контроля признается негодным по данному параметру.

Если разность преобразованного сигнала Y и соответственно опорного сигнала Y или Y по модулю меньше опорного сигнала Y>,ò.е. если

1Х +д — Х с дг или 1Х + д — Х„ дг, то устройство работает в критичесf5

45 ком режиме, т.е. информация о годнос- ти объекта 3 контроля (уровень логического "0" или "1"), формируемая на выходе компаратора 13, не является достоверной, из-за чего появляется необходимость проведения внутри данного кадра программы нескольких контрольно-измерительных тактов. В данном режиме логический сигнал на выходе одного из компараторов 8 или

9 равен "0".

При работе в критическом режиме проводится назначенное число контрольно-измерительных тактов (и— минимально необходимое число контрольных измерений, обеспечивающих заданную достоверность результата 1 оден". При этом под воздействием логического "0", поступающего с выхода компаратора 8 или 9 на управляющий вход второго коммутатора 14, последний обеспечивает подключение выхода вычитателя 6 или 7 к входу аналого-цифрового преобразователя

15, в котором входное напряжение в каждом такте преобразуется в цифровой код. Таким образом, на выходе аналого-цифрового преобразователя 15 формируется код N„ (i,...,n) модуля разности преобразованного сигнала Y и ближайшего к нему по значению опорного напряжения У<, равного верхнему допуску Х, или Y равного нижнему допуску Х„, т.е. код минимальной из разностей jX+ д -Х l или )Х + j — Х„1 . Данный код поступает в вычислитель 16, где вычисляется среднее значение N; кодов N; 1 по выборкам. Причем в каждом такте код с выхода аналого-цйфрового преобразователя 15 учитывается со зна- . ком "+", если значенйе преобразованного сигнала У лежит в пределах допуска на контролируемый параметр, т.е. XHñ Y Х (при этом на второй вход вычислителя 16 поступает логическая "1" с выхода компаратора 13), и со знаком "-" если значение Y лежит за пределами допуска, т. е.

Ус Х„или Y > Х (при этом на второй вход блока 16 поступает логический

"0") .

После проведения и контрольнод измерительных тактов блок 4 управления анализирует среднее значение кода Г, и обеспечивает проведение до 4 полнительной серии из да = n;" и, тактов, где h — минимальное число

129! 930 контрольных измерений, незаходимых для признания объекта 3 контроля годным с заданной достоверностью для данного значения Й;,, т.е. отклонеГ ния среднего значения преобразованно- 5 го сигнала 7 от допуска Х или Хц.

По окончании дополнительной серии тактов блок 4 управления анализирует новое среднее значение кода И„

I полученного в результате осреднения кодов N по и, выборкам, и если новое среднее значение кода больше или равно предыдущему, т.е. N ъ N

1 2 - 11) то объект 3 контроля может быть признан годным по данному параметру с заданной достоверностью. При этом с выхода 31 блока 4 управления на вход 41 блока 17 поступает логическая "1",в результате чего последний принимает решение "Годен". 20

Если условие N„2 > Й„не выполняется, то блок 4 управления обеспечивает проведение второй дополнительной серии из Ь и = и — п так2 1. тов, где n — минимальное число контрольных измерений, необходимых для признания объекта 3 контроля годным с заданной достоверностью для нового значения N. ° Если после

12 проведения очередной j-й дополнитель-,30 ной серии из hn тактов выполняет) ся условие N „> N, то объект 3 контроля признается годным по данному параметру и осуществляется переход на следующий кадр программы.

Если после проведения минимально необходимой серии из тактов или . .любой дополнительной тактовой серии среднее значение кода N„ окажется отрицательным (т.е. средйее значе- 40 ние преобразованного параметра Y лежит за пределами допуска на контролируемый параметр) или равным 0 (т.е.среднее значение Y лежит в непосредственной близости от допуска Х> или Х ), то с первого выхода вычислителя 16 на вход

35 блока 17 поступит логическая "1 в результате чего последний примет решение "He годен".

I

Если при проведении очередного контрольно-измерительного такта на выходах обоих компараторов 8 и 9 появится сигнал "!ff, т.е. в данном так1 те выполняются условия 1Х + Ь - Х (gr и 1Х + g — Xul.> !Ifr,òo устройство переходит из критического режима в режим достоверного анализа, и блок 17 принимает суждение о годности объекта

3 контроля по сигналу на выходе компаратора и осуществляется переход на следующий кадр программы.

По окончании очередного кадра программы (при этом блок 17 принял суждение о годности объекта 3 контроля по данному параметру) на выходе

40 блока 17 появится сигнал "1", который поступает на вход 32 блока 4, в результате чего последний осуществляет переход на новый кадр программы контроля.

До начала контроля все клавиши клавиатуры 43 блока 4 управления находятся в отжатом состоянии, обеспечивая подключение четвертого, шестого и седьмого выходов клавиатуры

43 к напряжению, соответствующему уровню логического "0", а всех остальных выходов — к напряжению, соответствующему уровню логической "1

При этом в "0" установлены счетчик 56 и дешифратор 62 логической

"1" с девятого выхода клавиатуры 43, триггер 61 вЂ,логическим "0" с седьмого выхода клавиатуры 43, триггеры

92, 93, 96 и 97 блока 17 — логическим "0" с выхода 30 блока 4 управления. На выходе 40 блока 17 присутствует логическая "1". Счетчик 54

ff !! блока 4 управ. пения установлен в 0 логической "1" с выхода инвертора 51 °

Регистры 72 и -73 вычислителя 16 и регистр 57 блока 4 управления установлены в "0", а регистр 58 — в "1" логическим "0" с выхода элемента

И 50.

До начала первого кадра программы контроля (до нажатия кнопки "Запуск") устройство работает в режиме записи информации. В узлы 45 — 47 памяти записываются коды опорных напряжений источников 12, 11 и 10 опорных напряжений для каждого кадра программы контроля, т.е. для каждого контролируемого параметра. Причем в каждую ячейку узлов 44 — 46 памяти заносятся коды для соответствующих кадров программы. Коды адресов ячеек нажатием соответствующих клавиш клавиатуры 43 устанавливаются на шестом выходе клавиатуры 43 и через элемент ИЛИ 49 (на втором входе элемента ИЛИ 49 уста" новлен код, равный "0", с выхода счетчика 56) поступают на адресные входы узлов 44 — 46 памяти. В счет1?9!930 чик 56 записывается код числа контролируемых параметров объекта 3 конт/ роля. В узел 44 памяти записываются кода числа измерений п п, п,..., необходимых для признания годным объекта 3 контроля с заданной достоверностью для всех возможных средних значен и кодов N, .,N 1z NÄ формируемых вычислителем 16. Причем в ячейку с нулевым адресом узла 44 памяти записывается код минимально необходимого числа измерений

Требуемые коды поступают на информационные входы узлов 44 -47 памяти

15 и счетчик 56 с четвертого выхода клавиатуры 43, где набираются нажатием соответствующих клавиш. Выбор блока, в который требуется записать код, сформированный на четвертом выходе клавиатуры 43, осуществляется нажатием соответствующих клавиш.

При этом при записи информации в узлы 44 — 47 памяти и счетчик 56 логический "0 появляется соответ25 ственно на пятом, первом, втором, третьем и восьмом выходах клавиатуры 43 ° Причем перед записью информации в счетчик 56 нажатием соответствующей клавиши осуществляется его выход из режима установки в 0

30 ! (логический 01 появляется на девя-. том выходе клавиатуры) . После записи информации клавиши адреса соответствующего узла возвращаются в исходное состояние.

До нажатия кнопки "Запуск" (по окончании режима записи информации) на выходе счетчика 56 установлен код обеспечивающий готовность к прой

40 ведению первого кадра программы контроля. Это означает, что на выходах источников 12, 11 и 10 опорного напряжения установлены опорные напряжения, необходимые при контро45 ле первого параметра, дешифратор 62 блока 4 управления осуществил выдачу управляющего сигнала на соответствующ с- . преобразователь 1 или 2, преобразующий первый параметр объекта 3 контроля, а вычитатели 6 и 7 и компа50 раторы 8 и 9 определили режим работы устройства по первому параметру (режим достоверного анализа или критический).

При нажатии кнопки "Запуск" (момент времени t ) сигнал логической

"1" с седьмого выхода клавиатуры 43 разрешает прохождение тактовых импульсов с выхода генератора 52 тактовых импульсов через элемент И 53.

С появлением первого тактового импульса на выходе элемента И 53 начинается первый кадр программы контроля (момент t ). Тактовый импульс увеличивает на единицу состояние счетчика 54, подсчитывающего число проведенных контрольно-измерительных тактов, стробирует вычислитель 16, а также блок 17, разрешая формирование суждения о годности объекта 3 контроля. Если устройство работает в режиме достоверного анализа, то сигнал "1" на выходе элемента И 81 блока 17 открывает элементы И 83 и 84, тем самым разрешая прохождение логической "1" через элемент И 83 или через элемент И 84 в зависимости от сигнала на выходе компаратора 13.

Если компаратор 13 признал объект

3 контроля годным, то "1" появится на выходе элемента И 83 и далее на выходе элемента И 87, на второй вход которого пришел тактовый импульс (в момент времени t ) ° При этом "1" появится на выходе элемента И 90 или элемента И 91 в зависимости от контролируемого параметра (вторые входы соединены с соответствующими выходами дешифратора 62 блока 4 управления1, в результате чего сработает соответствующий триггер 92 или 93, и на индикаторной панели будет индицирован результат "Годен" по соответствующему параметру. В случае признания компаратором 13 объекта 3 контроля негодным сигнал "1" появится на выходе элемента И -84 и далее на выходе элемента И 88 (в момент времени t ). При этом сработает триг- .

4 гер 96 или 97 (в зависимости от контролируемого параметра) и на узле 98 индикации будет индицирован результат "Не годен" по соответствующему параметру.

Каждый кадр программы контроля заканчивается в случае, если состояние объекта 3 контроля по данному параметру определено (" Годен".или

"Не годен"). При этом на выходе 40 блока 17 появится сигнал логического "0". В результате этого в исходное состояние возвращаются счетчик

54, регистры 57 и 58 блока 4 управления, а также регистры 72 и 73 вы1291930

1О числителя 16, а на выходе .зла 44 памяти установится код числа и

По окончании тактового импульса на выходе 40 блока 17 произойдет скачок логического уровня из "0" в

"1", в результате чего код на выходе счетчика 56 уменьшится на единицу (счетчик 56 работает в режиме вычитания), т.е. осуществится подключение следующего канала объекта 3 конт- !0 роля и начнется следующий кадр программы контроля (например, в момент времени . и ts). До прихода нового тактового импульса на выходе соответствующего преобразователя 1 или 2 будет установившееся значение У, т.е. соответствующий канал будет готов для принятия решения о годности объекта 3 контроля.

Если в первом контрольно-измерительном такте очередного кадра программы на выходе элемента И 81 блока

17 логический "0", что имеет место . при йаличии 0 на выходах одного !! !! из компарато ров 8 или 9, то ус тройс т25 во работает в критическом режиме. В этом случае проводятся несколько тактов. Каждый новый контрольноизмерительный такт начинается с появлением очередного тактового импульса на выходе элемента И 53 блока 4 управления. При этом код на выходе счетчика 54, отсчитывающего число контрольно-измерительных тактов в . каждом кадре программы, увеличивает- 35 ся на единицу.

Вычислитель 16 суммирует коды, формируемые аналого-цифровым преобразователем 15 в каждом такте кадра программы контроля, и осредняет их пс .числу выборок (тактов), проведенных с начала кадра. Причем если значение преобразованного параметра Y лежит в пределах допусковой зоны, то код, соответствующий разности 1Х + а — Х (.или Х + Ь вЂ” Х }, при суммировании учитывается со знаком "+". В этом ,! . случае логическая "1" с выхода ком д@ратора 13 разрешает прохождение данного кода при наличии так- 50 тЬвого импульса через элементы

И 68 на вход вычитателя 7, где осуществляется суммирование данного кода с суммой кодов (учитываемых со знаком !!+!!) предыдущих 55 тактов, записанной в регистр 73.

Если значение преобразованного параметра Y лежит за пределами допусковой зоны, то код, соответствующий разности }Х +1 — Х!!} или }X +

+ — Х }, при суммировании учитывается со знаком "-". В этом случае данный код поступает с выхода элемента И 67 на вход сумматора 70, где суммируется с суммой кодов (учитываемых со знаком "-"} предыдущих тактов, записанной в регистр 72.

Запись кодов в регистры 72 и 73 осуществляется по окончанию тактового импульса, т.е. в момент перехоца логического уровня на выходе инвертора 69 из ."0" в "1". Вычитатели

75 и 74 вычисляют разности соответственно N+- N u N — N,ãäå N u N . суммы кодов, учитываемых со знаком

tt !! !! I!

+ и - " соответственно .

Компарато р 7 б сравнивает коды !

N u N и в зависимости от их соотношения формирует сигнал "0" или

"1 ", поступающий на управляющий вход коммутатора 77. При этом, если выпол.няется условие Ь > N {на выходе компаратора 76 логическая "!"), то коммутатор 77 подключает к первому входу делителя 79 выход вычитателя

75, выполняющего операцию N — N

Если выполняется условие N 6 N (на выходе компаратора 76 "0"), то к первому входу делителя 79 подключается выход вычитателя 74, выполняющего операцию 11 — N

По окончании минимально необходимой серии из .по тактов или хвобой дополнительнои тактовой серии на пятом входе вычислителя 16 появится логическая "1", открывающая элемент

И 80 и.разрешающая деление кода, поступившего с выхода вычитателя 74 или 75, на код числа проведенных тактов, поступивший с выхода счетчика 54 блока 4 управления делителем 79. С информационного выхода делителя 79 снимается код результата деления N, а с управляющего выхода — сигнал конца деления (логи-, ческая "1"} . Кроме того, на первом выходе вычислителя 16 снимается сигнал "1", если среднее значение кода N„1 < О, т.е. не выполняется условие N ) N .

По окончании очередной тактовой серии коды на выходах узла 44 памяти, определяющего число тактов, которое должно быть приведено, и счетчика 54, подсчитывающего число проведенных тактов, будут равны, в ре1291930! г зультате чего на выходе компаратора

55 появится логическая "1". При этом, если средний код N; после проведения очередной тактовой серии будет равен или больше среднего кода

N;;,ïîñëå проведения предыдущей тактовой серии, записанного в регистре

58, то на выходе компаратора 59 бу-. дет логический "0", а сигнал "1" с выхода инвертора 64 через элемент 1О

И 65, открытый логическими "1" с выхода компаратора 55 .и элемента

63 задержки (время задержки должно быть больше времени сравнения компаратора 59 и задержки инвертора 64) поступит на вход 41 блока 17, в результате чего последний сформирует суждение "Годен" (в момент времени

tz). Если выполняется условие N; ( (N1 это логическая 11111 появится на 20

I выходе элемента И 60 (в момент времени t<),в результате чего в регистр

57 запишется очередное среднее значение кода, которое поступит на адресный вход узла 44 памяти, на выходе которого появится записанный . по соответствующему адресу код нового числа и; контрольно-измерительных тактов, в результате чего будет проведена дополнительная се- 30 рия из gn, тактов.

Если при работе в критическом режиме после проведения очередной тактовой серии среднее значение кода

Й; « О, т.е. если среднее значение преобразованного параметра лежит за пределами допусковой области или в непосредственной близости от одного из допусков, то логическая "1 " с первого выхода вычислителя 16 посту- 40 пит на вход 35 блока 17, в результате чего последний примет суждение

"Не годен" (в момент времени ).

После проведения последнего кадра программы, т.е. когда объект 3 конт- 45 роля проконтролирован по всем параметрам, на выходе переноса счетчика 55 блока 4 управления появится сигнал 0" (в момент времени t )

v.:H возвращении которого в прежнее состояние "1" сработает триггер 61 (в момент времени ti!), и логичесKHH "0" с выхода триггера 61 закроет элемент И 53, чем запретит прохождение через элемент И 53 тактовых импульсов с выхода генератора 52 тактовых импульсов.

Возвращение устройства в исходное состояние осуществляется установкой в исходное состояние всех клавиш клавиатуры 43 блока 4 управления.

Исходя из описания устройства, достижение повышения быстродействия устройства обеспечивается введением второго коммутатора 14, цифроаналогового преобразователя 15, вычислите ля 16 и блока 17 обработки и регистрации информации с соответствующими связями.

Граничное значение 4г выбира-. ют с учетом того, чтобы вероятность принятия погрешностью Ь значения, превьппающего граничное значение дг, была не,больше заданной абсолютной ошибки II рода P, т.е. вероятности принятия ошибочйого решения

"Годен". Например, если известно, что погрешность преобразования распределена по нормальному закону с дисперсией б, то значение аг выбирают, исходя из выполнения условия b.l Рáàä

05-Ф(— — ) ( б - 2 ь б о лированная интегральная функция нормального закона распределения.

Назначенное число контрольно-измерительных тактов и при работе устройства в критическом режиме определяется, исходя из выполнения условия

A a p ar — ((1)

11о-1 1 2 б где t «, — ---- — коэффициент Стьюl ob

I дента при и — 1 степени свободы о и доверительной веростности 1-В /2.

Выполнение условия (>) означает, что вероятность того, что истинное значение разности !Х + Ь вЂ” Х или Х + Ь вЂ” Х„ t отличается от среднего значения N;,,определенного по и вы1i1 боркам, более чем на Ьг, иАи другими словами, вероятность того, что истинное значение контролируемого параметра лежит за пределами допуска, если N;, = ьг,не превышает,„ /2

Очевидно, что если среднее знаачение N меньше gr то выполнение

li1 условия (1) не обеспечивает заданной достоверности результата "Годен", что обуславливает заданной достоверности результата "Годен", что обус13 лавливает необходимость проведения дополнительных Ьи,= n< — и выборок, где и< определяется из условия (2)

Р ьс>А!2

129

Проведение дополнительных тактовых серий прекращается в том случае, если значение N„ ., осредненное по > Ф!

n выборкам, удовлетворяет условию N, > >1; . В этом случае выполняется условйе

1 !!,о > о, М;„

> 1-» "- зад/2 означающее, что вероятность того, что истинное значение разности Х +Ь вЂ” Хьl или Х + j, — Х„I о— личается от среднего значения

Я; „;„, определенного по и выборкам, более чем на N; „, или ве1 роятность того, что истинное значение контролируемого параметра лежит за пределами допуска, если И „ „,, - N !, не превышает Р> /2, в ре-зультате чего достоверность результата "Годен" не ниже заданной.

Таким образом, при работе в критическом режиме, когда решение о годности объекта 3 контроля по контролируемому параметру. может быть неверным из-за влияния на результат преобразования 7 случайной погрешности преобразователя или 2, формируется статическое решение о годности объекта 3 контроля с заданной достоверностью по результатам нескольких контрольно-измерительных тактов.

Но количество контрольно-измерительных тактов при работе в критическом режиме в каждом кадре программы не постоянно в отличие от известного устройства, в результате чего достигается повышение быстродействия устройства. Это объясняется тем, что при работе в критическом режиме статистическое решение о годности объекта 3 контроля с заданной достоверностью может быть принято не только после проведения л контрольно-измерительных тактов (как это делалось в известном устройстве), но и значительно раньше — после про,ведения m(m = иц,и1,и,...) тактов, если данное число выборок значений

1930 контролируемого параметра уже достаточно для принятия решения о годности объекта 3 контроля с заданной достоверностью.

Выигрыш в быстродействии особенно значительный при больших погрешностях преобразователей 1 и 2, так как в известном устройстве при увеличении погрешности !!г увеличивается вероятность работы устройства в .критическом режиме, а также требуемое число и контрольно-измерительных тактов для формирования статистического решения о годности объекта

3 контроля, причем число 11 остается постоянным в течение каждого кадра программы.

Таким образом, введение в устройство для контроля параметров второго коммутатора 14, цифроаналогового преобразователя 15, вычислителя 16 и блока 17 обработки и регистрации информации с соответствующими связями позволяет уменьшить время контроля параметров, т.е. повысить быстро,цействие устройства. Это, в свою очередь, позволяет снизить требование к точности работы преобразователей 1 и 2, что повьш ает быстродействие устройства.

ФорMóëаизобреTения !.Устройство для контроля параметров, содержащее преобразователи параметров, входь> данных которых являются входами устройства, управляющие входы соединены с выходами группы блока управления, а выходы — с информационными входами первого коммутатора, выход которого подключен к первым входам первого и второго вычитателей, выходы которых соединены с первыми входами первого и второго компараторов, вторые входы которых соединены с выходом первого источника опорного напряжения, первый выход блока управления соединен с входом первого источника опорного напряжения, второй и третий выходы— со входами второго и третьего источников опорного напряжения, выходы которых соединены со вторыми входами первого и второго вычитателей, четвертый выход блока управления связан с управляющим входом третьего компаратора, о т л и ч а ю щ е— е с я тем, что, с целью повышения быстродействия устройства, в него

1291 930

16 введены второй коммутатор, аналогоцифровой преобразователь, вычислитель и блок обработки и регистрации информации, выход которого соединен с первым входом блока управ— ления, выходы группы которого подключены к входам группы блока обработки и регистрации информации, четвертый выход — к первым входам вычислителя и блока обработки и регистрации информации и к управляющему входу аналого-цифрового преобразователя, первый выход вычислителя подключен ко второму входу блока обработки и регистрации информации, выходы первого и второго компараторов соединены с соответствующими управляющими входами второго коммутатора и с третьим и четвертым входами обработки и регистрации информации соответственно, пятый и шестой выходы блока управления подключены к пятому и шестому входам блока обработки и регистрации информации со25 ответственно, седьмой выход — к управляющему входу первого коммута тора, выход которого соединен с первым входом третьего компаратора, второй и третий входы которого соответственна соединены с выходами вто= рого и третьего источников опорного напряжения, а выход подключен к седьмому входу блока обработки и регистрации информации и второму входу вычислителя, второй и третий З5 выходы которого соответственно соединены с вторым и третьим входами блока управления, выходы с восьмого по десятый которого соединены соответственно с входами с третьего по пятый вычислителя, выход аналогоцифрового преобразователя подключен к шестому входу вычислителя, выходы первого и второго вычитателей сое— динены с соответствующими информационными входами второго коммутатора, выход которого подключен к информационному входу аналого-цифрового преобразователя.

2. Устройство па п.1, о т л ич а ю щ е е с я тем, что блок управления содержит четыре узла памяти, два элемента ИЛИ, четыре элемента И, два инвертора, генератор тактовых импульсов, два счетчика, два компа ратора, два регистра, триггер, дешифратор, элемент задержки и клавиатуру, четыре выхода которой соответственно падк:.. чены к входам управления узлов памяти с первого па четвертый, пятый выход — к входам данных узлов памяти с первого по четвертый и к входу установки первого счетчика, шестой выход — к первым входам первого и второго элементов ИЛИ, выходы которых подключены к адресным входам первого узла памяти и к объединенным адресным входам узлов памяти со второго по четвертый соответственно,, выход первого узла памяти соединен с первым входом первого компаратора, а выходы второго, третьего и четвертого узлов памяти являются третьим, вторым и первым выходами блока соответственно, седьмой выход клавиатуры подключен к первым входам первого и второго элементов И, к входу установки в "О" триггера и является пятым выходом блока, восьмой выход — к входу сброса первого счетчика и к управI ляющему входу дешифратора, девятый выход — к стробирующему входу счетчика, счетный вход которого и второй вход первого элемента И являются первым входом блока, информационные входы первого и второго регистров и первый вход второго компаратора являются третьим входом блока, выход первого элемента И является восьмым выходом блока, соединен с .установочными входами первого и.второго регистров и через инвертор подключен к входу сброса второго счетчика, выход генератора тактовых импульсов соединен со вторым, а выход триггера — с третьим входами второго элемента И, выход которого является четвертым выходом блока и подключен к счетному входу второго счетчика, выход которого является девятым выходом блока и соединен со вторым входом первого компаратора, выход которого является десятым выходом . бЛока и соединен со стробирующим входам второго регистра и с первыми входами третьего и четвертого элементов И, выходы первого и второго регистров соединены соответственно со вторым входом первого элемента ИЛИ и со вторым входом второго компаратора, выход которого подключен ко второму входу третьего элемента И и через второй инвертор ко второму входу четвертого элемента И, выход которого является шестым выходом блока, выход переполнения первого счетчика соединен с входам уста17

1 291930

18 ковки в "!" триггера, кодовый выход счетчика является седьмым выходом блока, подключен ко второму входу второго элемента ИЛИ и к информационным входам дешифратора, выходы .которого являются выходами группы блока, второй вход блока через элемент задержки подключен к третьяка входам третьего и четвертого элементов И, выход третьего элемента И сое- >0 динен со стробирующим входом первого регистра.

3. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что вычислитель содержит три инвертора, три элемента И, два сумматора, два регистра, компаратор, коммутатор, делитель и два вычитателя, первые входы первого и второго элементов И и 20 вход первого инвертора являются первым входом вычислителя, второй вход второго элемента И и вход второго инвертора являются вторым входом вычислителя, второй вход первого и третий вход второго элементов И являются шестым входом вычислителя, выход второго инвертора подключен к третьему входу первого элемента И, выход которого и выход второго элемента И соответственно соединены с первыми входами первого и второго сумматоров, выходы которых соответственно подключены к объединенным информационному входу первого ре- 35 гистра, первым входом первого и второго вычитателей и первому входу компаратора, к объединенным вторым входам первого и второго вычитателей, второму входу кдмпаратора и информационному входу второго регистра, выходы первого и второго регистров соединены со вторыми входами первoro и второго сумматоров соответственно, выходы первого и второго вычитателей и выход компаратора подключены к соответствующим входам коммутатора, выход которого соединен с одним информационным входом делителя, другой информационный вход 50 которого является "четвертым входом вычислителя, выход компаратора через третий инвертор подключен к первому входу третьего элемента И, второй вход которого и управляющий вход делителя являются пятым входом вычислителя, выход третьего элемента И и выходы делителя являются с первого по третий выходами вычислителя соответственно, выход первого инвертора подключен к синхровходам первого и второго регистров, входы установки в "0" которых являются третьим входом вычислителя.

4. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок обработки и регистрации информации содержит пять элементов И, инвертор, два элемента ИЛИ, элемент ИЛИ-НЕ, две группы элементов И, две группы триггеров и узел индикации, входы первого элемента И являются четвертым и третьим входами блока соответственно, вход инвертора и первый вход второго элемента И являются седьмым входом блока, первые входы первого и второго элементов ИЛИ являются шестым и вторым входами блока соответственно, первые входы третьего и четвертого элементов И являются первым входом блока, выход инвертора подключен к первому входу пятого элемента И, выход первого элемента И соединен со вторыми входами второго и пятого элементов И, выходами подключ