Многоканальный цифровой коррелятор

Многоканальный цифровой коррелятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники, предназначено для оперативного определения корреляционных функций случайных процессов в реальном масштабе времени и может быть использовано в гидрометеорологии, автоматике, биологии , медицине и др. областях.Цель изобретения - повышение быстродействия . Цель достигается за счет введения в коррелятор узлов формирования кода приращений и п каналов обработки информации, что позволяет оперативно обрабатывать большой объем информации. 1 з.п, ф-лы, 2 ил.

; СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (51) 4 G 06 F 15 33

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3832975/24-24 (22) 28. 12.84 (46) 23,02.87. Бюл, У 7 (71) Институт кибернетики им. В.М.Глушкова (72) В.П.Боюн и А. Н.Головин (53) 681.32(088,8) (56) Грибанов Ю.И, и др. Автоматические цифровые корреляторы. - N.:

Энергия, 1971 с. 150.

Авторское свидетельство СССР

М 1179368, кл. G 06 F 15/336, 1985. (54) МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ КОРРЕЛЯТОР (57) Изобретение относится к области вычислительной техники, предназначено для оперативного определения корреляционных функций случайных процессов в реальном масштабе времени и может быть использовано в гидрометеорологии, автоматике, биологии, медицине и др. областях. Цель изобретения — повышение быстродействия, Цель достигается эа счет введения в коррелятор узлов формирования кода прирашений и и каналов обработки информации, что позволяет оперативно обрабатывать большой объем информации. 1 з.п. ф-лы, 2 ил.

)29200

Изобретение относится к вычислительной технике, предназначено для оперативного определения корреляциoHHbIx функций случайных процессов н реальном масштабе времени и может быть использовано в автоматике, биологии, медицине и других областях науки и техники.

Цель изобретения — повьш1ение быстродействия, На фиг. 1 представлена структурная схема коррелятора, на фиг. 2 структурная схема узла формирования кода приращений.

Коррелятор (фиг. !) содержит блок

1 синхронизации, два узла 2 1и 2, формирования кода приращений, группу регистров 3, -3„, первьгй 4, и второй 4 сумматоры, регисгр 5,коммутаторы 6, -6„, накапливающий сум- 20 матор 7,, накапливаюк1ие сумматоры

7,-7„, триггеры 8,-г!, первый 9 и второй 10 информационные входы,вхоц

11 запуска, выходы 12 значений ор25 динат корреляционной функции, выход

13 сигнапизации окончания вычислений.

Узел формирования кода приращений (фиг, 2) содержит элемент 14 сравнения, элемент И 15, накаплива- 30 ющий сумматор 16, цифроаналоговый преобразователь 17, коммутатор 18.

Алгоритм работы коррелятора следующий. вычисление i-го произведения z отсчетов х и у. при вычислении

1 корреляционной функции R.(k t) при

Е=О осуществляется согласно выражению

z,. =х., у, +ду, х,+у д х., = 40

Вычисление ор,цинат корреляционной функции R(ke) при k=O,n осуществляется по следующей схеме:

R(0) =х, у, +х у +... +х, у„+... +

N N

К(t)=R(0)+1дх У = х У +

1= н

f -- 1 ь1 н

R(2t.)=R(1.)+ 2 ах у, = х У +

Ь1

+ дх g = х j ь гi е (1 Г2e

Ь1

R(n7)=Rt(n-1) 7+ дх у = х у + е г,; г г

Я Ь1

6 2

Так как приращения сигналов х(г) и

y(t) соответственно равны х, и ду, где

-г дх, =(sign(x-х,. ) 1 2 д у, = (.з ц п (у-у, ) ) 2 то значения произведений ду. х . можно записать

1 t

t дх у =(sivn(x-x ) j 2 д у, х,- = s г г г1 (у-у ) ) 2 дх,. у. и у; >

Х, Знак произведений д х у. и д у х ., 1 1 1 равный (si8n(x-х, )7o+(sign у, ) (sign(y-у. )7o+(sign х;), определяется следующим образом.

Если знак приращения д х, или ду положительный (что соответствует

"0" на выхоце приращений узлов 2, и 2 ), то знак произведения дх,у; или ду х, равен знаку у; или х;.Если же знак приращения дх, или ду! отрицательный (что соответствует "1" на выходе приращений узлов 2 и 2,2)ь

1 то знак произведения дх.у или ду х

1 1 1 1 равен знаку,, противоположному у. 1 или х

В корреляторе, если знак приращения дх или ду положительный, то

1 -r значение 2 у. или 2 х прибавля1 1 ется к содержимому соответствующего накапливаюшего сумматора 7, а если знак приращения дх; или ау, отрицательный — вычитается из него.

Коррелятор работает следующим образом

По сигналу, поступающему на вход .ь

ll, осуществляется запуск блока 1 синхронизапии и установка в исходное состояние первог о 2, и второго 2 узлов формирования кода приращений регистров 3 -Зь, регистра 5, сумматоров 7„-7„" триггеров 8, -8„. С одного выхода узлов 2, и 2 снимается текущее значение сигналов x(t) и у (t) в дополнительном коде, с другого выхода этих же узлов — приращения сигнала в виде "1" и "0" ("1" соответствует отрицательному приращению, à "0 1 — положительному).

Если значение приращения ду, по1 ложительное, т.е. на выходе приращений узла 2 ., "О", то код с выхода узла 2гь поступающий на второй вход сумматора 4, со сдвигом íà r (r разрядность узло в 2, и 2 ) разрядов в сторону мл;1дших разрядов, сум1292006 мируется сп значением, поступающим с выхода регистра 5 и равным произведенин предыдуших отсчетов сигналов

x(t) и y(t). Если же приращение е у.

1 отрица.тельное, т.е. на выходе при- 5 ращении y1aa ? 2 1 да узла 2,, поступающий на второй вход сумматора 4, со сдвигом на г разрядов в сторону младших разрядов, вычитается из значения, поступа-10 ющего с выхода регистра 5. Выход первого узла 2 „ подключен к второму входу сумматора 4, со сдвигом íà r разрядов в сторону младших разрядов.

Управление режимами "Суммирование" t5 и "Вычитание" на сумматоре 4, осуществляется значением сигнала на выходе приращения второго узла ? .,подключенного к управляющему входу сумматора 4 1. 20

На втором сумматоре 4 выполняется слох "ние (если сигнал на выходе приращений первого узла 2, равен

"Оп) результата с выхода первого сумматора 4, и кода у; текущего значения сигнала у(t) сдвинутого на

r разрядов в сторону младших разрядов, или вычитание (если сигнал на выходе приращений первого узла 2, равен "1") кода у. Текущего значения

1 сигнала y(t), сдвинутого íà r раз— рядов в сторону младших разрядов, из результата с выхода первого сумматора 4 1. Результат с выхода второго сумматора 4 z поступает в регистр 35

5 и далее в накапливающий сумматор

7,, где по достижении заданного числа отсчетов N получается значение х y e 40, е

В течение N тактов работы коррелятора на нервом 4, и втором 4 сумматорах и регистре 5 осуществляется вычисление произведения отсчетов сигналов x(t) и y(t) и их накопление на 45 накапливающем сумматоре 7, . В результате этого в N-м такте в накапливающем сумматоре 7, образуется сумма, 1 ( равная х у . По достижении за(, 50 данного числа отсчетов, равного 0, блок 1 синхронизации вырабатывает в (N+1) — м такте по первому выходу сигнал, который в (N+2) ì такте, пройдя через триггер 8,, коммутирует выход накапливающего сумматора 7 с входом накапливающего сумматора 7, и запирает вход накапливающего сумматора 7, . Число отсчетов N выбирается обычно равным целой степени двойки.

Под действием импульсов с второго вь(хода блока l осуществляется продвижение информации из второго узла 2 т в регистры 3, -3„, соединенные последовательно, прием информации в регистр 5, накапливающие сумматоры 7, -7„ и триггеры 8,-8„ °

По сигналам, поступающим с третьего выхода блока 1 на второй управляюший вход первого узла 2,, осуществляется выдача кода с вь(хода первого узла 2, на второй вход первого сумматора 4,, В течение этого времени значение единичного сигнала с инверсных выходов триггеров 8,-8„, поступающее на второй управляющий вход коммутаторов 6, -6» разрешает коммутацию выходов регистров 31 -3„ с входами накапливающих сумматоров 7, -7„ .

К этому времени на накапливающем сум14-1 маторе 7 накоплена сумма àx у

Е-1 Е на накапливающем сумматоре 7

2 к-е (+2 сумматоре 7 > х .у и т.д. е+з е

В (N+1)-м такте работы появляется сигнал на первом выходе блока 1, который в (И+2)-м такте, пройдя через триггер 8 „коммутирует выход накапливающего сумматора 7, с входом накапливающего сумматора 7, и запирает вход накапливающего сумматора 7 . В этом же такте в накапливающем суммаК торе 7 образуется сумма 1 х у +

+ ax у -D х у (+1 е e+1 Е

В (N+3) ì такте единичный сигнал с прямого выхода триггера 8 поступаК ет на первый управляющий вход коммутатора 6 и данные из накапливающего сумматора. 7, поступают в накапливающий сумматор 7д, образуя сумму

N Я N х у+ дх у = х,у е („е+е е (, e+ ( и т,д. В этом же такте происходит эапирание входа накапливающего сумматора 7, и т.д. В (И+1+и)-м такте в сумматоре 7„, образуется су (ма и К к ходит запирание входа накапливающего сумматора 7„,. и на выход 13 устройства поступает сигнал, свидетельствующий об окончании вычислеI

12920г.16 ния ординат корреляционной функции

R(k7) при всех k=0,EI °

Ф о р м у л а и з о б р е т е н и я

1 . 11ногаканальный цифрснай коррелятор, содержащий два узла формирования кода приращений, два сумматора, накапливающий сумматор, регистр и блок синхронизации, вход запуска которого соединен с входами начальной установки обоих узлов формирования кода приращений, регистра и являются входом запуска коррелятора, информационные входы первого и второго узлов формирования кода приращений являются первым и вторым информационными входами коррелятора соответственно, выход первого сумматора соединен с первым информционным 2Î входом второго сумматора, выход которого соединен с информационным входом регистра, выход которого соединен с информационным входом накапливающего сумматора, вход разрешения работы которого соединен с первым выходом блока синхронизации, второй выход которого соединен с тактовыми входами обоих узлов формирования кода приращений и входом раз- 30 решения работы второго узла формирования кода приращений, третий ныход блока синхронизации соединеH с входом разрешения работы первого узла формирования кода приращений, отличающийся тем, что, с целью повьшгения быстродействия, в него введены группа регистров и и каналов, каждый из которых содержит триггер, коммутатор и накапливающий сумматор, входы начальной установки триггера и накапливающих сумматоров всех каналов соединены с оцноименными входами регистров группы и подключены к входу запуска блока синхронизации, первый выход которого соединен со счетным входом триггера первого канала, счетный вход триггера каждого последующего канала соединен с прямым выходом триггера и с первым управляющ1им входом коммутатора предыдущего канала, тактовые входы триггеров и накапливающих сумматоров вс.ех каналов соединены с одноименными входами регистров груп«„) пы, регистра и накапливающего сумматора и подключены к второму выходу блока синхронизации, инверсный выход триггера каждого канала соединен с

1i 1 . pi.1>I упрлвлякшIH>1 вхс1пам ка<111гтлт<1pл с 1<а еl О к ll li лггл .. БеIxo к аждО ГО ре гистрл I ðóïïE! соедиг<еH с первым инфармлционным входом коммутаторл соответстнукщего клнллл и информационным входам ггоследук1щего регис,ра группы, информационный вход верного регистра группы соединен с вторым информационным входом второго сумматора и с выходом дополнительного кода второго узла AopMHронания кода

".риращений, выход кода IpHpBIIlåEIèÿ которого соединен = входом разрешения работы перво o сумматора, первый информационный вход которого соединен с выходом регистра, второй информационный вход первого сумматора соединен с выходом дополнительггого кода первого узла формирования кода приращений, выход кода приращения которого соединен с входом разрешения работы второго сумматора и входом выбора режима работы накапливающего сумматора каждого канала, выход коммутатора каждого канала соединен с информационным входом накапливающего сумматора своего канала, выход накаплинаюг<гe1 o сумматора клz<даго канала соединен с вторым информационным входом коммутатора последующего канала, нь<ходы накапливающих сумматоров всех каналов и выход накапливающего сумматора являются вь1хадами значений соответствующих Ординд т кОррееляциОегнои функции

KoppEJ ятора,. выход накапливающего сумматора соединен с вторым информационным входом коммутатора первого канала, прямой выход триггера последнего канала является выходом сигнализации окончания вычислений коррелятора, вход вь1бора режима работы накапливающего сумматора соединен с шиной нуленага потенциала корреляторя.

?. Коррелятор по и. 1, о т Jl ич а ю шийся гем, что узел формирования кодл приращений содержит элемент сравнения, элемент И, накапливающий сумматор, цифроаналагoBUA преобразователь и коммутатор, выход которого является выходом дополнительного кодл узла, первый вход элеICE!! Iта сравнения является инфОрма ционным нходом узла, нторой вход элемента сравнения соединен с выходом цифроаналогового преобразователя, входы которогс соединены с информационными входами коммутатора и под1292006 нонменным входом узла, выход элемента сравнения соединен с первым входом элемента И, второй вход которого является. тактовым входом узла, управляющий вход коммутатора является одноименным входом узла. ключены к выходам накаппивающего сумматора, информационный вход которого соединен с выходом элемента И и является выходом кода приращения узла, вход начальной установки накапливающего сумматора является оддиод лида г цщ д р

Составитель Е.Ефимова

Редактор В.Петраш Техред П.Сердюкова Корректор M.Самборская

Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 273/49

Производственно-полиграфическое предприятие, .г ° Ужгород, ул. Проектная, 4