Устройство для декодирования с коррекцией ошибок

Устройство для декодирования с коррекцией ошибок

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Его использование в системах передачи и хранения дискретной информации позволяет повысить надежность их функционирования. Устройство содержит входной регистр 1, формирователи 2 и 3 проверочного символа, буферные регист- . ры 4 и 5, сумматор 8 и блок 10 ключей . Введение буферных регистров 6 и 7, блока 9 исправления ошибок и блока 11 управления обеспечивает работу устройства в случае, когда декодируемые слова имеют информационную часть, равную 2 го-разрядных символов и два т-разрядных проверочных символа, и один из 2 +2 символов искажен. При этом исправление ошибок не требует применения операций умножения и деления в поле GF

СО103 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (5()4 НОЗМ 13 02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3955640/24-24 (22) 19 .09.85 (46) 23.02.87. Бил. У 7 (72) А.И.Карпухин и В.С.Ракошиц (53) 62.1.394.14(088.8) (56) Патент США N - 3629824, кл. С 06 Р 11/12.

Авторское свидетельство СССР

9 794728, кл. Н 03 М 13/02,23,10.78. .(54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ

С КОРРЕКЦИЕЙ ОШИБОК (57) Изобретение относится к вычислительной технике. Его использование в системах передачи и хранения дискретной информации позволяет повысить надежность их функционирова- . ния. Устройство содержит входной регистр 1, формирователи 2 и 3 проверочного символа, буферные регист-, ры 4 и 5, сумматор 8 и блок 10 ключей. Введение буферных регистров

6 и 7, блока 9 исправления ошибок и блока 11 управления обеспечивает работу устройства в случае, когда декодируемые слова имеют информационную часть, равную ? т-разрядных символов и два поразрядных проверочных символа, и один из 2 +2 символов искажен. При этом исправление онибок не требует применения операций умножения и деления в поле GF (2 ), благодаря чему достигается более простое выполнение устройства.

3 з.п. ф-лы, 5 ил.

1292)

Изобретение относится к вычислительной технике и может быть ис-, пользовано в системах передачи и хранения дискретной информации, Цель изобретения — повышение надежности функционирования.

На фиг. 1 приведена блок-схема устройствами на фиг ° 2-4 — функциональные схемы соответственно формирователя проверочных символов, блока исправления ошибки и блока управле— ния; на фиг. 5 — временные диаграм.мы работы устройства.

Устройство для декодирования с коррекцией ошибок содержит входной регистр 1, первый 2 и второй 3 формирователи проверочного символа, буферные регистры 4-7 .с первого по четвертый, сумматор 8, блок 9 исправления ошибок., блок 10 ключей и блок

11 управления. Устройство имеет так-, же информационный 12 и тактовый 13 входы и выход 14, Входной регистр 1 является регистром сдвига с числом разрядов (2 +4)- m, где m — степень непрнводимого многочлена в поле GF (2 ). .Выходы разрядов с первого по тп-й являются первыми выходами регистра 1, выходы разрядов с (2 +3)-ro по ((2 + 30

+3) mj-го — его вторыми выходами, а выход последнего разряда — третьим выходом регистра 1.

Формирователи 2 и 3 служат для формирования соответственно первого и второго проверочного символов и имеют одинаковое выполнение. Каждый иэ них (фиг, 2) содержит буферные регистры 15-18 с первого по четвертый, вычитатель 19, сумматор 20 и 40 преобразователь 21 кода. Один из входов вычислителя соединен с шиной

22 источника логической единицы. На фиг. 2 обозначены. также информационные и управляющие входы 23 и 24 45 и выходы 25 формирователя.

Блок 9 исправления ошибок (фиг.3) выполнен на первом 26 и втором 27 буферных регистрах, вычитателе 28, преобразователе 29 кода и сумматоре 50

30. На фиг. 3 обозначены первые 31 и вторые 32 информационные входы, управляющие входы 33 и выход 34.

Блок 10 ключей представляет собой, например, четыре двухвходовых элемента И, выходы которых объедииены на элементе ИЛИ.

Блок 11 управления (фиг. 4) содержит первый 35 и второй 36 элемен89 2 ты И-НЕ, первый 37 и второй 38 буферные регистры, счетчик 39, первый

40 и второй 41 вычитатели, .первый

42 и второй 43 элементы сравнения, первый 44 и второй 45 дешифраторы, преобразователь 46 кода, сумматор

47, первый 48 и второй 49 элементы

ИЛИ, генератор 50 управляющих импульсов, элементы И 51-54 с первого по четвертый, На фиг. 4, кроме того, обозначены первый 55, второй 56, . третий 57 и четвертый 58 входы и выходы 59-63 с первого по пятый, Сумматор 8, а также сумматоры ?О, 30 и 47 соответствующих блоков предстявляют собой сумматоры по модулю

2 — 1.

Вычитатели 19, 28, 40 и 41 являются вычитателями по модулю 2 — 1, Вычитатель 19 в каждом формирователе 2 и

3 выполнен на сумматоре с входом принудительного вычитания единицы, который соединен с шиной 22.

Преобразователи 21, 29 и 46 кода ,осуществляют над входной величиной

7. преобразования Ы ® 1 =1Q+C, где К E

E GF(2 ) — примитивный элемент; Q+ суммирование в поле GF(2 ), Первый и второй выходы первого элемента 42 сравнения в блоке 11 управления (фнг. 4) являются выходами соответственно неравенства и равенства входных величин. Выход второго элемента 43 сравнения является выходом равенства входных величин.

Первые выходы первого дешифратора

44 соответствуют значениям сигналов на выходах счетчика 39, лежащим в пределах от нуля до 2 -2 включительно. Второй, третий и четвертый выходы первого дешифратора 44 соответствуют значениям на выходах счетчика 39, равным 2 -1, 2 и 2 +1.

Выходы второго дешифратора 45 с первого по четвертый соответствуют значениям О, 1, 2 и 3 (в двоичном коде) на его входах.

Генератор 50 представляет собой распределитель импульсов и узел логических элементов, обеспечивающий формирование управляюших импульсов в требуемой последовательности.

На фиг. 5 изображены тактовые импульсы (ТИ) по циклам и соответствующие управляющие сигналы Р для случая, когда m=4.

Принцип действия устройства декодирования с коррекцией ошибки заключается в следующем.

1292189 начальные условия

Ь, =K К -! ! О 1 (б) f0

2 -2 причем g 2 р

К д„2 =Я о =с p+a О+...О+о(2, (!) 15

1 0 где p+ и 27 — суммирование в поле

GF(2 ).

Бведел! функцию Cp(Z) такую, чтоIII,q (7)=1®о(.2. То дао4" (+3 (+)О(, 2=@, ";а =о(,, и в общем случаео =о(, О+о(. =к +1 1 к ), или, а; а ;-I к; к! о(а -!-к переходя к показателям степеней а; =

=K;+q(a;, -К;). Обозначим b; =а, -К., 25 тогда а„. =K;+q>(b;), и

2 -2 гбао .— К;+ 1 о6 =, о(, i-o (7) 2 -2

К!+1

7=0

Обозначим о(, =О.

Тогда Ь, = оа, Ь =К =K . (8)

2 2

2. Если ошибка возникла в !-м сим— воле информационной части (1=0,..., 2 -2); то

2 -1

61 кг к2 к -k

5=о(, =м, г Q+cc, 2 Е- g, О+j p+

1=0,149

Ко+Во К Ко Яо ко !р(Р)

О+ о! 0+ о(о(, 9 о =о(, 1=0iIIg

2 -2 (!2 K2m+< K2™+i К,+1 К,Р+

5 =о(. оо Q+ +о, = I7(Pt I7(P

;.о,;д

2 -2

К2" К + КО+4! ДО КО+ ц(Я

O OQ< p< „ ®

1=О, Д !

O+м к2

) ! откуда, Ф, 8K

При этом ос " =О и К =2 -1 изы- 45 маются из суммы (1), для чего в блок

11 управления введена схема И-HE 35, выдающая запрет на выдачу управляющих сигналов в генератор 50 управляющих импульсов. 50

Второй проверочный символ получают. из соотношения (4)

Информация, подлежащая декодированию, разбита на блоки по 2 mразрядных информационных символов и два проверочных символа в каждом блоке, являющихся показателями степени примитивного элементао!,E GF(2 )корня неприводимого многочлена

f(x) степени m.

Обозначим информационные символы

К;, i=0 2 -1, проверочные символы К, К, Первый проверочный символ а. =К;, + (Ь„., ), откуда Ь; =К,-К;.+ср(Ь, ) . (2)

Уравнение (2) является итерационной формулой для получения первого проверочного символа.

Начальные условия .

Ко (3)

Вычисления по формулам (2) и (3), т.е. операции сложения и вычитания, осуществляются по модули (2 -1).

При э1ом нужно иметь в виду, что

К =2 -1 не определено в кольце по

Щ модулю (2 -1).

Поэтому (2"-1)+ а=2 -1; 1 К+1 kzm

2 -2 о4 =, М p+ 06 =о. Аналогично уравнению (2) получил!

I .. I

Ь, -К +1 1 К, 2.+(У(Ь,., )=к,., -к, — 1+q(b,., ) Проверочные символы по формулам (1) и (4) формируются в кодирующем устройстве. Проверочные символы, формируемые в устройстве декодирования с коррекцией ошибок, обозначим

К вЂ” первый проверочный символ;

K „- второй. проверочный символ;

Проверочные символы, сформированные в кодируищем устройстве и принятые в устройстве декодирования с коррек!!ней ошибок, обозначим

К вЂ” первый проверочный символ;

K,„- второй проверочный символ.

1. Если при передаче информации в устройство декодирования с коррек. цией ошибок ошибок не было, то

Л

К =K m) При этом синдромы ошибок ь, к,„

М =! 2 O+ 2 О

7 и к к

7 О(. о) г"+IP 2 +, k к„.

Q+Q 2 Q+ I7(2 tI + 2m

) 1292189

К = Ь, +((К - Ь, ) .

1 Нет

Нет Нет

3 (2 -1)-й

Да Нет

45 и» „

2 -й

Да Да Да

5 (2 +1)-й

Нет Да

1-- О

Так как ошибка произошла в. информационной. части, то принятые проверочные символы не имеют ошибок.

Следовательно г Ь| Кг » K t7 tQ(41 2= или

+К + () Ь (К

Тогда из выражений (9) и (11) находим номер ошибочной позиции

1 Ь Ь

Ьг Ь +Ч»(К n2), Исправление ошибки производится следующим образом.

По номеру ошибочной позиции из входного сдвигового регистра 1 (позиция 2 +3) на регистр 26 блока 9 исправления ошибки записывается испорченный символ К>=К +3 .

Из формулы (9)о =к" О+с откуда

Ь (Ky 6,iy(kq-д,) (13) Данный алгоритм и реализует блок 9.

3. Если ошибка происходит на (2 -1)-й позиции (=2 — 1), то

5 (У О» "2,„2 -1 Ч (82,)

I й)

iO

2 -2 О о6 или Ь =К, причем К =К „, так как

2 2 ошибка — в информационной части.

Следовательно

Ь, Ф оо, Ь2 =К2m . (14) Исправление ошибки аналогично п. 2.

4. Ошибка в первом проверочном символе (К »,). — )

В этом случае К К „и г

2 2 » 2 "ъ1

S,=М2Q+ 2 -а 2+q(X „-К „);

Кг 1 К,.+ k 2 н Кг бг=w Юь =Ы О+ ь 0

К 3 2

0< = »с

10 „,„,К.

Следовательйо

Ь Ф 2 : 2 г К2m> (15) так как К2 =К m

Исправление ошибки заключается в замене испорченного символа К на вновь сформированный (правильйый) б проверочный символ К2 .

5. Ошибка во втором проверочном

20 символе (К „). В этом случае синдром по первому проверочному символу

S, =0, а по второму

Следовательно Ь, =ос, Ьг К

Исправление ошибки

2 "»+ 2"".11 2 так как К2 =К

Все варианты возможных одиночных ошибок сведены в таблицу.

Вари- Ошибка в по- Ь»=си» Л» К Ьг=К

1 г 2 г 2 ант зиции

40 .2 4-й (9 =О,..., 2 -2) Да Да Нет

Устройство работает следующим образом.

На вход 12 устройства поступают блоки кодовых слов по 72 разряда в каждом (64 разряда информационных, 55

8 проверочных) в сопровождении тактовых импульсов (ТИ).

Первые 4 такта следует нулевой цикл, в течение которого заполняют1292189 ся первые 4 разряда. входного регистра 1, Затем следует 1-й цикл (5-8 такты), в котором, если информационный символ не равен 2 -1 (15), производится запись на регистры 15

Формирователей 2 и 3 первого символа информации по сигналу Р1 и его перепись на регистры 16 — по сигналам и !3 соответственно. Если информационный символ равен "15" !О (1111), то регистры 15 обнуляются и элемент И-НЕ 35 блока 11 управления выдает запрет ("0") на генератор 50 управляющих сигналов, запрещающий выдачу управляющих сигна- 15 лов на регистры 16 — 18 формирователя 2.

В этом случае формирователь 3 работает в режиме вычитания "1" (формула (5)) с шины 22 вычитате- 20 ля 19, В следующем, втором,. цикле (912-й такты) производится запись на регистры 15 второго информационного символа по сигналу Р» вычитание из содержимого К регистров 16, содержимого К регистров 15 на вычитателях 19, сложение полученных результатов с "нулем" регистров 17 на сумматорах 20 и запись результатов 30 на регистры 18 по сигналам Р 3 и 6. Далее по . сигналам Р2 и Р5 производится передача второго информационного символа К на регистры

16 и одновременно по сигналам 8 4 и

17 — передача содержимого регистров

-18 с преобразованием его по формуле =1ОГ< 1в преобразователях 21 на регистры 17.

Третий цикл аналогичен второму, 40 за исключением того, что при сложении на сумматорах 20 оба операнда в общем случае отличны от нуля.

Остальные циклы (4-15-й) аналогичны третьему. При этом в 15-м цик- 45 ле на регистр 18 формирователя 3 по сигналу 86 записывается сформированный второй проверочный символ

" .

К,, который по сигналу 8 переписывается на регистр 5. 50

В 16-м цикле по сигналу Р3 на регистр 18 формирователя 2 записывается сформированный первый проверочный символ К,, который по сигналу 9 переписывается на регистр 4 искладывается с содержимым регистра

5.на сумматоре..8. Результат сложения записывается на регистр 7 по сигналу Р 10 °

В 17-м цикле на регистр 15 формирователя 2 по сигналу Pl поступает первый проверочный символ К,, коTopblH суммируется с содержилым (Кц ) регистра 17 на сумматоре 20. Результат суммы по сигналу Р 3 записывается на регистр 18 и затем по сигналу 11 — на регистр 6, В 18-м цикле (нулевой цикл следующего блока информации) на регистр

15 формирователя 3 по сигналу 8 1 записывается второй проверочный символ К,, который суммируется с содери л жимым (K, ) регистра 17 на сумматоре

20. Результат суммы Ь по сигналу 6 записывается на регистр 18.

В 16-м и 17-и циклах сигнал Pl блокируется блоком 11 управления на формирователь 3, а в 18-м цикле — на формирователь ?.

В 17-м цикле по сигналу Р12 первый проверочный символ К, с регистра 1 переписывается на регистр 37 блока 11, а в 18-м К1 цикле содержимое (Ь ) регистра 18 формирователя

3 переписывается на регистр 38 блока 11 по сигналу Р 13.

Если ошибка произошла в 1 -м символе информационной части (=0,..., 14), то в соответствии с формулой (12) на вычитателе 40 осуществляется получение разности К, -6, а на вычитателе 41 — разности и -а,. С вычитателя 40 разность К, — g поступает на преобразователь 46, осуществляющий преобразование у (К, — ь ), зультат которого суммируется с результатом вычитателя 41 на сумматоре 47. Если содержимое (Ь,) регистра

6 не равно о (1111), то выход элемента И-НЕ 36 равен "1", а если b К, т,е. выход вычитателя 40 не равен

"0", то выход элемента ИЛИ 48 равен

"1", и на дешифраторе 45 возбуждается четвертый выход.

Далее, если элемент 42 сравнения выдает сигнал на первом выходе (Ь ФК, ), то ошибка произошла на -й позиции (>=0,...,14):-и элемент И 53 открывается по сигналам с дешифратора 45.и элемента 42 сравнения.

При совпадении номера позиции Э (выходы сумматора 47) и номера цикла с дешифратора 44 элемент 43 сравнения выдает сигнал на элемент И 53, открывая его и разрешая выдачу управляющих сигналов с генератора 50 управляющих импульсов на блок 9 исправления ошибки, а через элемент ИЛИ 49

1292189 10 л л жимого Кд+К,z в следующем цикле через четвертый ключ блока 10 на выход 14 устройства, Если ошибки не было, то дешифра5 тор 45 выдает сигнал на первом выходе и разрешает выдачу управляющих импульсов на первый ключ блока 10 для последовательной передачи информации с регистра 1 на выход 14

10 устройства.

9 выдает сигнал на второй выход 60 блока 11, открывая второй ключ блока 10.

По сигналу 14 на регистр 26 блока 9 переписываются сигналы с (73-76) — х разрядов регистра 1 (т,е.

К,). имеющие ошибки, и в соответствии с формулой (13) на вычитателе

28 из ошибочного символа К вычитается содержимое (д,) регистра 6.

Полученный результат преобразуется в преобразователе 29 (»у(К -Ь,), складывается с Ь, на сумматоре 30 и по сигналу. Р 15 записывается на реГистр 27, 15

В следующем цикле с помощью серии импульсов 16 через второй ключ блока 10 передается исправленный символ на выход 14 устройства, На временной диаграмме (фиг. 5) 20 показаны сигналы 14 и Р15 для ) =О.Аналогично происходит исправление и» ошибки на 15-й позиции 1 =2 -1. При этом g =К, сигналы на выходах вычитателя 40 и элемента ИЛИ 48 равны

"0", дешифратор 45 выдает сигнал на третьем выходе И, при наличии сигнала на втором выходе деп»ифратора 44 элемент 52 И разрешает выдачу управляющих сигналов с генератора 50 на 30 блок 9 исправления ошибки и в следующем цикле по второму выходу 60. блока ll выдает сигнал на второй ключ блока 10.

Если ошибка произошла на 16-й позиции (в принятом первом проверочном символе К ), то дешифратор 45 выдает сигнал на четвертом выходе, так как Л, оо и А ФК,ь, но элемент

42 сравнения вь»дает сигнал по второ- 40 му выходу в =K и при наличии сигнала на третьем выходе дешифратора

44 элемент И 54 разрешает выдачу сигнала управления с генератора 50 управляющих импульсов на регистр 4 для последовательной передачи его содержимого в следующем цикле через третий ключ блока 10 на выход 14 устройства, Если ошибка произошла на 17-й 50 позиции (в принятом втором проверочном символе K ), то дешифратор 45 выдает сигнал на втором выходе, так как g,= со и 1 » К, и при наличии сигнала на четвертом выходе 55 дешифратора 44, элемент И 51 разрешает выдачу сигнала управления с генератора 50 на регистр 7 для последовательной передачи его содерУстройство декодирования с коррекцией ошибок позволяет декодировать кодовые слова, имеющие информационную часть, равную 2 ш-разрядных символов при двух »»»-разрядных провероч1»ых символах, имеющих один неисправный m-разрядный символ, что позволяет без добавочной избыточности использовать это устройство в вычислительных машинах, имеющих, как правило, длину, слов, равную степени

2 (8, 16, 24, 32, 64 и т.д.), При этом применение степенных кодов позволяет избавиться от операций умножения и деления в поле GP(2 ), заменяя их операциями сложения и вычитания по модулю 2 — 1 и преобразоваТп ния кода, что позволяет упростить устройство, повьппая тем самым надежность его в работе и обеспечивая более удобную его микроминиатюризацию.

Формула и з о б р е т е н и я

1. Устройство для декодирования с коррекцией ошибок, содержащее входной регистр, информационный вход которого является информационным входом устройства, первые выходы подключены к соответствующим информационным входам первого формирователя проверочного символа, первый и второй буферные регистры, первые выходы первого буферного регистра подключены к соответствующим первым входам сумматорм,.и блок ключей, о т л ич а ю щ е е с я тем, что,с целью повышения надежности функционирования, в него введены второй формирователь проверочного символа, . третий и четвертый буферные регистры, блок исправления -ошибок и блок управления, первые информационные входы второго формирователя проверочного символа и первые входы блока управления под- ключены к соответствующим и первым выходам входного регистра, выходы первого формирователя проверочного

1292189

5

55 символа соединены с соответствующими информационными входами первого и,третьего буферных регистров, выходы второго формирователя проверочного символа соединены с соответствующими информационными входами второго буферного регистра и вторыми входами блока управления, выходы третьего буферного регистра подключены к соответствующим первым информационным входам блока исправления ошибок и третьим входам блока управления, четвертые входы которого подключены к соответствующим первым выходам первого буферного регистра, пятый вход блока управления являет— ся тактовым входом устройства, выходы второго буферного регистра соединены с соответствующими вторыми входами сумматора, выходы которого подключены к соответствующим информационным входам четвертого буферного регистра, вторые выходы входного регистра соединены с соответствующими вторыми информационными входами блока исправления ошибок, третий выходвходного регистра, выход блока исправления ошибок второй выход первого и выход четвертого буферных регистров подключены к соответствующим первым входам блока ключей, первый — четвертый выходы блока управления соединены с соответствующими вторыми входами блока ключей, выход которого является выходом устройства, пятые выходы блока управления подключены к соответствующим управляющим входам входного и буферных регистров, формирователей проверочного символа и блока исправления оши, бок.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь проверочного символа выполнен на буферных регистрах, вычитателе, сумматоре и преобразователе кода, информационные входы первого буферного регистра являются информационными входами формирователя, выходы первого буферного регистра подключены к соответствующим первым входам вычитателя и информационным входам второго буферного регистра, выходы которого соединены с соответствующими вторыми входами вычитателя, третий вход которого подключен к шине источника логической единицы, выходы вычитателя соединены с соответствующими первыми входами сумматора,выходы преобразователя кода подключены к информационным входам третьего буферного регистра, выходы которого соединены с соответствующими вторыми входами сумматора, выходы которого подключены к соответствующим информационным входам четвертого буферпого регистра, выходы которого соединены с соответствующими входами преобразователя кода и являются выходами формирователя, управляющие входы буферных регистров являются соответствуЮщими управляющими входами формирователя.

3. Устройство по и, 1, о т л ич а ю щ е е с я тем, что блок исправления ошибок выполнен на буферных регистрах, вычитателе, преобразователе кода и сумматоре, первые входы которого объединены с соответствующими первыми- входами вычитателя и являются соответствующими Iiepвыми информационными входами блока, информационные входы первого буферного регистра являются вторыми информационными входами блока, выходы первого буферного регистра подключены к соответствующим вторым входам вычитателя, выходы которого через преобразователь кода подключены к соответствующим вторым входам сумматора, выходы которого соединены с соответствующими информационными входами второго буферного регистра, выход которого является выходом блока, управляющие входы буферных регистров являются соответствующими входами блока.

4. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления выполнен на буферных регистрах, вычитателях, сумматоре, счетчике, генераторе управляющих импульсов, преобразователе кода, дешифраторах, элементах сравнения, элементах ИЛИ, элементах И и элементах ИНЕ, входы первого элемента И-HH объединены с соответствующими входами первого буферного регистра и являются первыми входами блока, выходы первого буферного регистра подключены к соответствующим первым входам первого вычитателя, выходы которого соединены со входами первого элемента ИЛИ и через преобразователь кода — с соответствующими первыми входами сумматора, входы второго буферного регистра являются соответствующими вторыми входами блока, выходы

1292189 второго буферного регистра подключены к соответствующим вторым входам первого выЧитателя, первым входам первого элемента сравнения и первым входам второго вычитателя, вторые входы которого объединены с соответствующими входами второго элемента И-HE и являются третьими входами блока, вторые входы первого элемента сравнения являются соответствующими 1О четвертыми входами блока, вход счет.чика объединен с первыми входами эле.ментов И и является пятым входом блока, выходы счетчика подключены к соответствующим входам первого де- f5 шифратора, первые выходы которого соединены с соответствующими первыми входами генератора управляющих имI пульсов и второго элемента сравнения, выходы второго вычитателя подклкчены 20 к соответствующим вторым входам сумматора, выходы которого соединены с соответствующими вторыми входами второго элемента сравнения, выход первого элемента ИЛИ соединен с первым входом второго дешифратора, выходы первого и второго элементов И-НЕ подключены к вторым входам соответственно генератора управляющих импульсов и второго дешифратора, первый выход ЗО которого является первым выходом блока, второй и третий выходы второго дешифратора подключены к вторым входам соответственно первого и второго элементов И,, четвертый выход второго дешифратора соединен с вторыми входами третьего и четвертого элементов И, выходы второго и третьего элементов И подключены к входам второго элемента ИЛИ, выход которого является вторым выходом блока, второй, третий и четвертый выходы первого дешифратора подключены к третьим входам соответственно второго, четвертого и первого элементов И, выход второго элемента сравнения соединен с третьим входом третьего элемента И, первый и второй выходы первого элемента сравнения соединены с четвертыми входами соответственно третьего и четвертого элементов И, выходы четвертого и первого элементов И являются соответственно третьим и четвертым выходами блока, выходы элемента И с первого по четвертый подключены к соответствуюшим третьим входам генератора управляющих импульсов, выходы которого являются пятыми выходами бло—

1 ка. 1292189

0 цикл 1цикл Ецйч 79цио Б икл 76цикл 77цки дцикл 7цци 2цикл

7. 77Г б 8 057 6067 Ьб5 66Ю 770 9 5 8 fZ

5f.87

М ,В9

AN .Я7!

Я6!

„07.7 ,67Ф

Я75 ,7":7/6

Составитель 0 ° Ревинский

Редактор А.Козориэ Техред И.Попович Корректор 0.71уговая

Тираж 902 Подписное

ЗНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, >Н-35, Раушская наб., д. 4/5

Заказ 286/58

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4