Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к микропрограммному управлению и наиболее эффективно может быть использовано в вычислительной технике, например в ЭВМ, при построении управляющих систем , а также самостоятельных микропрограммных автоматов. Цель изобретения - повышение быстродействия. Устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, мультиплексор 3 логических условий, блок 4 анализа логических условий, содержащий два элемента НЕ 14, 15, три элемента И 16, 17, 18 и элемент ИЛИ 19, сумматор 9 адреса, регистр 10 адреса и коммутатор 11 адреса. Введение признака типа перехода в формат микрокоманды, блока анализа логических условий, сумматора адреса и коммутатора адреса позволили не закладывать в микропрограмму специальные управляющие микрокоманды, что позволило достигнуть цели изобретения, 2 ил. с (Л

СОЮЗ СОВЕТСКИХ

СВР1АЛИСТИЧЕСНИХ

РЕСПУБЛИК (gg 4 С 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ., ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н A ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3750882/24-24 (22) 04.06.84 (46) 28.02.87. Бюл. Ф 8 (72) А.В.Каташев, А.Т.Михацкий, А.В.Панга, В.Н.Петраков и Я.Я.Цветков (53) 681.32(088.8) (56) Майоров С,А., Новиков Г.И, Прин ципы органиэации цифровых машин. — Л.:

Машиностроение, с. 215-216, рис. 6.8. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ (57) Изобретение относится к микропрограммному управлению и наиболее эффективно может быть использовано в вычислительной технике, например в

ЭВМ, нри построении управляющих систем, а также самостоятельных микроÄÄSUÄÄ 3293729 А1 программных автоматов. Цель изобретения — повышение быстродействия, Устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, мультиплексор 3 логических условий, блок 4 анализа логических условий, содержащий два элемента НЕ 14, 15, три элемента И 16, 17, 18 и элемент

ИЛИ 19, сумматор 9 адреса, регистр 10 адреса и коммутатор 11 адреса. Введение признака типа перехода в формат микрокоманды, блока анализа логических условий, сумматора адреса и коммутатора адреса позволили не закладывать в микропрограмму специальные управляющие микрокоманды, что позволило достигнуть цели изобретения, 2 ил.

1293729 на информационный вход коммутатора

11, но не проходит на выход последнего.

В момент запуска устройство синхронизации (не показано) вырабатывает только серию первых тактовых сигналов СИ1, поступающих на вход 6 устройства, соединенный с входом С регистра 2 микрокоманд. Передним

10 фронтом тактового сигнала СИ1 содержимое блока 1 памяти переписывается в регистр 2 микрокоманд и поступает на выход 12 устройства для исполнения. Сигнал СИЗ, нырабатываемый устройством синхронизации, равен в данный момент "0".

Пусть микрокоманда, выбранная с первой линейки блока 1 памяти и переписанная по переднему фронту СИ1 в

20 регистр микрокоманд, т.е. выполняемая микрокоманда, неуслонная. Тогда состояние выхода 20 регистра 2 микрокоманд равно "0". Независимо от состояния выхода мультиплексора 3 усло25 вий и выхода 21 регистра 2 микрокоманд на входе Р переноса сумматора 9 и на управляющем входе коммутатора

11 присутствуют сигналы, т.е. на первом и втором выходах блока 4—

30 сигналы 0".

Изобретение относится к микропрограммному управлению и может быть использован в вычислительной технике, например в ЗВИ, при построении управляющих систем, а также самостоятельных микропрограммных автоматов с микрокомандами, адресные и операционные части которых соизмеримы по разрядности.

Цель изобретения — повышение быстродействия.

На фиг. 1 представлена функциональная схема микропрограммного устройства управления, на фиг.2 — временные диаграммы его функционирования.

Устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, мультиплексор 3 логических условнй, блок 4 анализа логических условий, вход 5 сброса, первый 6, второй 7, и третий 8 синхровходы, сумматор 9 адреса, регистр 10 адреса, коммутатор 1 1 адреса, выход 12 и группу 13 входов логических условий.

Блок анализа логических условий содержит дна элемента HK 14 и 15, три элемента И 16-18 и элемент

ИЛИ 19.

1(роме того, регистр 2 мнкрокоманд имеет выход 20 признака типа перехода и выход 2 1 признака типа микрокоманды.

Устройстно работает следующим образом.

П,.и поступлении сигнала начального запуска по входу 5 устройства регистр

10 адреса устанавливается н исходное нулевое состояние, поступающего на группу входов А сумматора 9, следовательно, на выходе сумматора 9 устанавливается выходное состояние равное единице (поскольку на младшем разряде группы входов  — "1", а на входе Р—

"О"), так как на выходе элемента И 16 присутствует сигнал "0" (на обоих входах этого момента — сигналы "О" в данный момент). На унранляющем входе коммутатора 11 также присутствует сигнал "0, и, следовательно, выход коммутатора 11 через свой первый информационный вход подключен к выходу сумматора 9, выходное состояние которого равно единице. Данное выходное состояние сумматора 9 поступает на вход блока 1 памяти. В результате на. выходе блока 1 памяти устанавливается содержимое первой его линейки, поступающее с выхода блока 1 памяти на вход D регистра 2 микрокоманд н

При снятии сигнала начального запуска с входа 5 устройство синхронизации начинает вырабатывать (после прохождения сигнала СИ1) сигнал СИЗ, 35 с поступлением которого н этот момент состояние выходов блока 4 не изменя. ется.

С поступлением сигнала СИ2, состояние выхода сумматора 9 (единица) ® переписывается (передним фронтом СИ2) через коммутатор 11 н регистр 10 адреса, т.е. на выходе регистра tO адреса устанавливается единичное выходное состояние, которое поступает на

45 группу входов А сумматора 9. На ныходе последнего устанавливается состояние равное двум (единица с группы входов А плюс единица с младшего разряда группы входов В), 50 В результате по выходному состоянию сумматора 9 н блоке 1 памяти выбирается вторая линейка, содержимое которой поступает с выхода блока памяти на вход D регистра 2 микроко55 манд и на соответствующий информацнонный вход коммутатора 11. Однако на выходе коммутатора ll это состояние выхода блока 1 памяти пройти не может, так как на управляющем входе

1293729 коммутатора 11 имеется сигнал "0 а по первому входу поступает значение выходного сумматора 9.

С поступлением следующего тактового сигнала СИ1 выходное состояние блока 1 памяти переписывается (по переднему фронту СИ1) в регистр 2 микрокоманд и поступает на выход 12 устройства для исполнения. Следовательно, в этом случае (при выполнении неусловной микрокоманды) осуществляется естественный (по "+1") способ адресации, а длительность машинного цикла (микрокоманды) равна двум тактам:

СИ1 и СИ2. 15

Рассмотрим работу устройства для случая, когда выполняемая микрокоманда, т.е. микрокоманда, выбранная в блоке 1 памяти (например, с 1-й линейки) и переписанная по переднему фронту СИ1 в регистр 2 микрокоманд, является условной, Тогда состояние выхода 20 регистра

2 микрокоманд равно "1". Это выходное состояние выхода 20 регистра 2 посту- 25 пает на соответствующий вход блока 4.

На вход А мультиплексора 3 условий поступает код условия, заложенный в выполняемой условной микрокоманде. На выходе 21 регистра 2 микрокоманд мо- 30 жет быть сигнал "0" или "1" (в зависимости от того, что было заложено в данной микрокоманде при микропрограммировании).

В зависимости от выполнения (не35 выполнения) условия, а так же состояния выхода 20 регистра 2 микрокоманд в устройстве возможны две ситуации: состояние выхода мультиплексора 3 условий и выхода 20 регистра 2 микро40 команд, а следовательно, состояние входов блока 4 равнозначны или неравнозначны. В каждой из указанных ситуаций формирование адреса следующей микрокоманды на выполнясмой условной микрокоманде осуществляется по сво45 ему.

Рассмотрим работу устройства в каждой иэ указанных ситуаций.

Пусть состояние входов блока 4 равнозначно, т.е. на обоих входах

1t t1 П 11 присутствует сигнал 1 ипи 0

Состояние выхода сумматора 9 равно единице (так как условлено, что выполняемая условная микрокоманда выбрана с первой линейки блока 1 памяти). С поступлением сигнала СИЗ на один иэ входов элемента И 16 на выходе последнего устанавливается сиг!

1 11 нал 1, так как на втором входе эле-, мента И 16 также имеется сигнал "1" с выхода 20 регистра 2 микрокоманд.

1! !1

Сигнал 1 с выхода элемента И 16 поступает на первые входы элементов

И 17, 18 и на вход P переноса сумматора 9, увеличивая содержимое последнего (было равно 1) на единицу, т.е. состояние выхода сумматора 9 становится равным 2. По данному вы-. ходному состоянию сумматора 9 в блоке 1 памяти выбирается вторая линейка, содержимое которой поступает на вход D регистра 2 микрокоманд и на соответствующий информационный вход коммутатора 11. На управляющем входе коммутатора 11 при наличии сигнала

СИЗ присутствует сигнал "1", так как на выходе элемента ИЛИ 19 — сигнал

11

1 при равнозначных состояниях входов блока 4. Действительно, если состояние выходов мультиплексора 3 и выхода 2 1 регистра 2 микрокоманд равнозначно и равно "0!1, то при наличии сигнала СИЗ на выходе элемента

И 17 устанавливается сигнал "1", а при единичном выходном состоянии входов блока 4 единичное состояние устанавливается (при наличии сигнала

СИЗ) на,выходе элемента И 18. Следовательно, в любом из состояний равнозначности входов блока 4 на выходе элемента ИЛИ 19 и, следовательно, на управляющем входе коммутатора 11 сигнал "1". Выходное состояние блока

1 памяти (содержимое 2-й линейки его) поступает через коммутатор 11 на вход D регистра 10 адреса и с поступлением второго тактового сигнала

СИ2 переписывается в регистр 10 àäреса (по переднему фронту тактового сигнала СИ2).

Это выходное состояние регистра

10 адреса поступает на группу входов

А сумматора 9. Иа выходе сумматора 9 устанавливается состояние, равное содержимому выхода регистра 10 (содер- . жимое 2-й линейки блока 1 памяти), увеличенному на 2. Такое состояние .. сохраняется на выходе сумматора 9 до окончания сигнала СИЗ.

Со снятием СИЗ выходное состояние сумматора 9 уменьшается на единицу (т.к. на входе P его устанавливается сигнал "0"), т.е. становится равным содержимому второй линейки блока 1 памяти плюс единица. Это выходное соссостояние сумматора 9 и представляет собой адрес следующей микрокоманды

5 12937 для данного случая (случай равнозначных входных состояний входов блока

4). Следовательно, во второй линейке блока 1 памяти должен быть закодипо; ван адрес на единицу меньше действи5 тельного адреса следующей микрокоманды микропрограммы. И по сформированному таким образом адресу в блоке памяти выбирается соответствующая линейка, содержимое которой по переднему фронту СИ1 записывается в регистр 2 микрокоманд и поступает на информационный выход 12 устройства для выполнения.

Рассмотрим работу устройства для случая неравнозначного состояния входов блока 4.

Пусть выполняемая условная микрокоманда выбрана с 1-й линейки блока

1 памяти и по переднему фронту СИ1 переписана в регистр 2 микрокоманд.

Тогда исходное выходное состояние сумматора равно единице.

С поступлением сигнала СИЗ на выходе элемента И 16 устанавливается сигнал "I" (т.к. на обоих входах злеI I 11 мента И t6 присутствуют сигналы 1. ) .

Сигнал "1" с выхода элемента И 16 поступает на первые входы элементов И

17 и 18 и на вход P переноса сумматора 9.

На выходе последнего устанавливается состояние, равное двум (было равно единице + единица с входа Р).

Данное выходное состояние (два) сум" матора 9 поступает на вход блока 1 памяти и на соответствующий информационный вход коммутатора 11 на упра" вляющем входе которого присутствует сигнал 0 . Действительно, при любом неравнозначном выходном состоянии

40 входов блока 4 на выходе элемента ИЗЩ

19 присутствует сигнал "0", так как на выходах элементов И 17 и 18 в этом случае также присутствуют сигналы 0

Следовательно, выходное состояние сумматора 9 поступает через коммутатор 11 на вход D регистра 10 адреса и по переднему фронту тактового сигнала СИ2 переписывается в него. На группу входов А сумматора 9 поступает состояние равное двум, а на выходе сумматора до момента окончания сигнала СИЗ устанавливается состояние равное четырем. !

После снятия сигнала СИЗ на выходе сумматора 9 устанавливается состояние, равное трем (было равно че29 тырем минус единица со входа Р) . Это выходное состояние сумматора 9 (три) и является адресом следующей микрокоманды,.т.е. адрес следующей микрокоманды равен адресу выполняемой (единица) плюс два. !

Так формируется адрес следующей микрокоманды в случае неравнозначных состояний входов блока 4. По сформи— рованному таким образом адресу в блоке 1 памяти выбирается соответствующая (в данном случае третья) линейка и содержимое ее по переднему фронту тактового сигнала СИ1 записывается в регистр 2 адреса для выполнения.

Дальнейшая работа устройства определяется тем, является выбранная микрокоманда условной или неусловной.

Формула и з обре т е н и я

Микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, мультиплексор логических условий и регистр адреса, причем выходы поля микроопераций и поля анализа логических условий регистра микрокоманд подключе— ны соответственно к выходу устройства и управляющему входу мультиплексора логических условий, группа информационных входов которого подключена к группе входов логических условий устройства, информационный вход регистра микрокоманд соединен с выходом всех полей блока памяти микрокоманд, синхровход регистра микрокоманд и синхровход регистра адреса подключены соответственно к первому и .второму синхровходам устройства, вход сброса регистра адреса подключен к входу сброса устройства, о т л и— ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит коммутатор адреса, сумматор адреса и блок анализа логический условий, содержащий три элемента И, два элемента НЕ и элемент ИЛИ, причем третий синхровход устройства нодключен к первоМу входу первого элемента

И, второй вход которого соединен с выходом признака типа перехода регистра микрокоманд, выхоц признака типа микрокоманды которого соединен с первым входом второго элемента И и через первый элемент НЕ подключен к первому входу третьего элемента И, второй вход которого соединен с вторым входом второго элемента И, выходом пер7 1293729 8 ного элемента И и входом переноса рого соединен с вторым информационным сумматора адреса, первый и второй ин- входом коммутатора адреса, управляюформационные входы которого подключе- . щий вход которого соединен с выходом ны соответственно к входу константы элемента ИЛИ, первый и второй входы единицы устройства н выходу регистра 5 которого соединены с выходами соотадреса, информационный вход которого ветственно второго и третьего элеменсоединен с выходом коммутатора адре- тов И, выход мультиплексора логичесса, первый информационный вход кото- ких условий соединен с, третьим вхорого соединен с выходом сумматора ад- дом второго элемента И и через второй реса и адресным входом блока памяти 10 элемент HE — с третьим входом третьемнкрокоманд, выход поля адреса кото- го элемента И.

ГОН. апьеюЮ

84/Х. Zr Pr2

Составитель В.Лаицов

Техред И.йспавич

Корректор С .Черни

Редактор Л.Пчолинская

Подписное

Заказ 387/53

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Юх.Е

СИ

8Х. 7

СЮ бО

Тирам 673

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауаская иаб., д. 4/5