Вычислительное устройство для цифровой обработки сигналов

Вычислительное устройство для цифровой обработки сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может / быть использовано при построении ЭВМ, в частности процессоров цифровой обработки сигналов. Устройство обеспечивает реализацию быстрого преобраэоh-1 вания Фурье функций вида Х .,Х., А.В. +с. 1 отличается М-1 X C:AJ и 1.0 повышенной контролепригодностью. Информация с входных шин поступает в регистры данных. Произведение с выхода умножителя поступает в регистры и подвергается обработке на сумматорах-вычитателях совместно с информацией , хранящейся в регистрах результата . Операции сумматора-вычитателя могут осуществляться как с учетом, так и без учета выхода переноса второго сумматора-вычитателя . Мультиплексирование информации осуществляется коммутаторами. Управление работой осуществляется входом задания ре- :жима и блоком синхронизации. 9 ил i СЛ

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИ .( (51)4 С Об F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3919592/24-24 (22) 02.07.85 (46) 07.03.87.. Бюл. М 9 (72) С.В. Ильин, С.Е. Калинин, А.И. Березенко, Л.Н. Корягин, А.А.Кочкин и В.И. Золотарев (53) 681.32(088.8) (56) Европейский патент P. - 00424552, кл. С Об F 7/544, 1980.

Авторское свидетельство СССР

9 1020833, кл. G 06 F 15/332, 1983. (54) ВЪ|ЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ

ЦИФРОВОЙ ОБРАБОТКИ СИГИАЛОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении ЭВМ, в частности процессоров цифровой обработки сигналов. Устройство обеспечивает реализацию быстрого преобразоÄÄSUÄÄ 1295414 А1 м вания Фурье функций вида Х=, А.В.,Х.

1=0

h-1

= А. В. +С- Х = |А. и отличается

i*0 повышенной контролепригодностью. Информация с входных шин поступает в регистры данных. Произведение с выхода умножителя поступает в регистры и подвергается обработке на сумматорах-вычитателях совместно с информацией, хранящейся в регистрах результата. Операции сумматора-вычитателя могут осуществляться как с учетом, так и без учета выхода переноса второго сумматора-вычитателя."Мультиплексирование информации осуществля- с ется коммутаторами. Управление работой осуществляется входом задания ре:жима.и блоком синхронизации. 9 ил 12954

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении ЭВМ, в частности процессоров цифровой обработки сигналов. 5

Цель изобретения — расширение фун-. кциональных возможностей устройства за счет реализации функций вида л-1 n-!

Х = А,В,, Х. = А., В, + С,, Х =,. 1 с =о i=0

На фиг, 1 представлена структурная схема специализированного вычислительного устройства; на фиг.2 вариант построения сумматора-вычитателя и его таблица функционирования; на фиг. 3 — вариант построения блока синхронизации; на фиг. 4 — граф функционирования вычислительного устройства при выполнении быстрого преобразования Фурье (БПФ); на фиг. 5 временная диаграмма управляющих сигналов при выполнении БПФ; на фиг.б граф функционирования устройства при

h-1 вычислении функций вида Х = K А,В;

i--0 при действительных А . и В,; на фиг.7граф функционирования устройства при п-1 вычислении функций вида Х =Е А.,В, i =0 при комплексных А. и В,.; на фиг.8— граф функционирования устройства при вычислении функций вида Х = А, В +С,; на фиг. 9 — граф функционирования устройства при вычислении функций вида Х, = А,В,.+С; при постоянном В.

Вычислительное устройство содержит (фиг. 1) входы 1-3 реальной и мнимой частей операнда и коэффициента устройства, первый, второй и третий регист- 40 ры 4-6 данных, коммутатор 7, умножитель 8, выход 9 старшей части произведения умножителя 8, выход 10 младшей части произведения умножителя 8, коммутаторы 11 и 12 произведения, 45 первый и второй регистры 13 и 14 произведения, первый и второй сумматорывычитатели 15 и 16, выход 17 переноса, коммутаторы 18 и 19 результата, первый, второй, третий и четвертый 50 регистры 20-23 результата, коммутаторы 24 и 25 операнда, выходные коммутаторы 26 и 27, выходы 28 и 29 реальной и мнимой частей результата устройства, блок 30 синхронизации, вы- 55 ходы 31-38 блока 30 синхронизации, вход 39 управления коммутатора 7, вход 40 разрешения округления результата умножителя 8 до старшей части

Х,. = А. +

В 1т °

1

В, W;

+ReB,. ReW +ImB. ImW ;

+ReB,. ImW +ImB, ReW ;

-ReB ReW +ХшВ, ImWi

-ReB. ImW -ImB, ReW

Y. =А

I 1

ReX,. = ReA, ImX., = ImA, ReY., = ReA,.

ImY., = ТнА, гдеА,. и В;

Х;ит, И = е

2Э

N исходные отсчеты; преобразованные отсчеты; весовой коэффициент; количество отсчетов в исходном массиве; -1, Не действительная часть числа; мнимая часть числа, Im

14 2 произведения, входы 41 и 42 управления коммутаторами 11 и 12 произ ведения„ входы 43 и 44 управления сумматорами-вычитателями 15 и 16, входы 45 и 46 управления коммутаторами 18 и 19 результата, вход 47 управления коммутаторами 24 и 25 операнда, вход 48 управления выходными коммутаторами 26 и 27, вход 49 запуска блока 30 синхронизации, вход 50 задания режима состояний из управляющих полей 39-48 и тактовый вход 51 устройства.

Сумматор-вычитатель 15 (фиг. 2а) содержит информационные входы А и В, на которые поступают числа, представленные в дополнительном коде, вход переноса CI уровень логической единицы на котором соответствует наличию входного переноса, элементы НЕРАВНОЗНАЧНОСТЬ 52 (по одному на каждый разряд входа В),. элемент 2И-ИЛИ

53, сумматор 54 и информационный выход.

Операции сумматора-вычитателя осуществляются под управлением входов

43(0) и 43(1) в соответствии с таблицей (фиг.2Á) .

Блок 30 синхронизации (фиг. 3) содержит вос:ьмиразрядный управляющий вход 49(0)-49(7), регистр 55, сраоатывающий по положительному фронту (переходу из уровня логического нуля в уровень логической единицы) синхросигнала, и элементы ИЛИ-НЕ 56.

Работа устройства при выполнении

БПФ.

Устройство реализует базовую операцию БПФ по основанию 2.

12954

3

В графе, иллюстрирующе! работу устройства при выполнении БПФ (фиг.4), по горизонтали расположены номера регистров устройства, по вертикали отложены начальные моменты Т(1)-Т(7) тактов работы устройства. При выполнении сумматорами-вычитателяии операции вычитания вычитаемым является информация соответствующего регистра произведения. Непрерывающиеся линии 10 графа соответствуют выполнению i-й . базовой операции.

На временных диаграммах синхронизации устройства и управления коммутаторами (фиг. 5) номера выходов блока 30 синхронизации и номера коммутаторов расположены по вертикали.

Цифры на временных диаграммах управления коммутаторами .обозначают номер узла, подключаемого к выходу ком- 20 мутатора. Запись в информационные регистры осуществляется по положительному фронту сигналов на выходах блока 30 синхронизации в начале тактов работы устройства. Для получения синхроимпульса на выходе блока 30 синхронизации в К-м такте необходимо записать уровень логического нуля в соответствующий разряд регистра 55 в (K-1)-м такте. При выполнении БПФ информация на управляющих входах

40-42 не изменяется в процессе функционирования и обеспечивает округление результата умножения до старшей части произведения и выдачу его с вь1хода 9 умножителя 8 на выходы коммутаторов 11 и 12. Сумматор-вычитатель 15 выполняет операции беэ учета входного переноса.

В первом такте по сигналу на выхо- 40 де 31 блока 30 синхронизации в регистры 4 и 6 данных записываются соответственно действительная ReH; и мнимая ImB части исходного отсчета В,. ! с соответствующих входов 1 и 3 уст- 45 ройства. По сигналу на выходе 32 блока 30 синхронизации в регистр 5 данных записывается действительная часть ReW весового коэффициента W

На вход умножителя 8 через коммутатор 50

7 данных, управляемый входом 39, поступает значение Re8,. из регистра 4 данных. С входа 1 устройства через коммутатор 18 результата, управляемый входом 45, на вход регистра 22 результата поступает действительная часть ReA. исходного отсчета А;. !

Во втором такте по сигналу на выходе 33 блока 30 синхронизации произ14 4 ведение ReH.ReW записывается в ре1 гистр 13. По сигналу на выходе 37 блока 30 синХронизации действительная часть ReA. исходного отсчета А; ! записывается в регистр 22 результата и через коммутатор 24 операнда .под управлением входа 47 поступает на вход сумматора-вычитателя 15, который, управляемый входом 43, выполняет операцию вычитания. Из регистра 6 данных через коммутатор 7 данных,управляемьп входом 39, на вход умножителя 8 поступает мнимая часть ImB< исходного отсчета В;. На информационный вход 2 устройства поступает мнимая часть ImW весового коэффициента W . .С информационного входа 3 устройства через коммутатор l9 результата, управляемый входом 46, на вход регистра 23 результата поступает мнимая часть ImA; исходного отсчета А;.

В третьем такте по сигналу на выходе 35 блока 30 синхронизации в регистр 20 результата записывается разность ReA - ReB. ReW . По сигналу на выходе 34 блока 30 синхронизации произведение Im8; записывается в регистр 14 произведения. Действитель-. ная часть ReA; из регистра 22 результата через коммутатор 24 операнда, управляемый входом 47, йоступает на первый вход сумматора-вычитателя 15.

На второй вход сумматора-вычитателя

15, выполняющего операцию сложения под управлением входа 43, поступает произведение ReB.ReW, хранящееся в I регистре 13. Выход сумматора-вычитателя 15 через коммутатор 18 результата, управляемьш входом 45, подключается к входу регистра 22 результата. По сигналу на выходе 38 блока

30 синхронизации мнимая часть ImA. ! исходного отсчета А. записывается ! в .регистр 23 результата и через коммутатор 25 операнда, управляемый входом 47, поступает на вход сумматоравычитателя 16, выполняющего операцию вычитания под управлением входа 44.

По сигналу на выходе 32 блока 30 синхронизации в регистр 5 данных записывается мнимая часть ТтвЪ весового коэффициента Ы . Выход регистра 6 данных через коммутатор 7 данных,управляемый входом 39, подключается к входу умножителя 8.

В четвертом такте по сигналу на выходе 37 блока 30 синхронизации в

1295414 регистр 22 результата записываетсй сумма ReA;+ КеВ КеЧ . По сигналу на выходе 36 блока 30 синхронизации в. регистр 21 результата записывается разность ImA; — ImB,; ReW . По сигналу на выходе 33 блока 30 синхронизации в регистр 13 записывается произведение ImB ImW . Действительная часть

t исходного отсчета В, хранящаяся в регистре 4 данных, через коммутатор 10

7 данных, управляемый входом 39, поступает на вход умножителя 8. Регистр 22 результата через коммутатор

24 операнда, управляемый входом 47, подключается к входу сумматора-вычитателя 15, выполняющего операцию вычитания под управлением входа 43.Выход сумматора-вычитателя 15 через коммутатор 18 результата, управляемый входом 45, подключается к входу ре- 20 гистра 22 .результата. Мнимая часть

ImA; исходного отсчета А, из регистра 23 результата через коммутатор 25 операнда, управляемый входом 47,поступает на вход сумматора-вычитателя

16, где суммируется с произведением

ImB; под управлением входа 44. Выход сумматора-вычитателя 16 через коммутатор 19 результата, управляемый входом 46, подключается к входу регистра 23 результата. На входы 1 и 3 устройства поступают соответственно действительная ReB. и мнимая ImB;,„ часi+1 ти исходного отсчета В.„„ на вход 2 устройства поступает действительная 35

1+1 i+1 часть ReW весового коэффициента W

В пятом такте по сигналу с выхода

37 блока 30 синхронизации в регистр

22 результата записывается вычислен- 40 ное значение действительной части

ReX,. ReA,. +ReB,, ReW -ImB; ImW преобразованного отсчета Х,, которое поступает на выход 28 устройства через выходной коммутатор 26, уйравляемый 4g входом 48 ° Значение ReA„ -ReB1ReW хранящееся в регистре 20 результата, через коммутатор 24 операнда, управляемый входом 47, поступает на вход сумматора-вычитателя 15, где под управлением входа 43 суммируется с произведением ImB, ImW, хранящимся в регистре 13 произведения. По сигналу на выходе 38 блока 30 синхронизации сумма ImA;+ImB, ReW записывает- 55 ся в регистр 23 результата. По сигналу на выходе 34 блока 30 синхронизации в регистр 14 записывается произведение КеВ ТЙИ, которое на сум6 маторе-вычитателе 16 под управлением входа 44 вычитается из значения

ImA;-ТшВ. ReW хранящегося в регистре 21 результата и поступающего на выход коммутатора 25 операнда под управлением входа 47. Аналогично работе устройства в первом такте в регистры 4 и 6 данных записываются соответственно действительная ReB,„ и мнимая ImB.„, части исходного отсчета В.. . в регистр 5 данных — действительная часть ReW весового коэф1+f фициента W . Выход регистра 4 данных через коммутатор 7 данных, управляемый входом 39, подключается к входу умножителя 8. Вход 1 устройства, на который поступает действительная часть ReA;, исходного отсчета

А,.„, через коммутатор 18 результата, управляемый входом 45, подключается к входу регистра 22 результата.

В шестом такте по сигналу на выходе 35 блока 30 синхронизации вычисленное значение действительной части

ReY; = ReA;-ReDi ReW +ImB,. ImW преобразованного отсчета Y. записывается

1 в регистр 20 результата. По сигналу на выходе 36 блока 30 синхронизации вычисленное значение мнимой части

ImY; = ImA;-ХшВ. ReW ÐåÂ, ImW преоб1 разованного отсчета У; записывается в регистр 21 результата. Через выходные коммутаторы 26 и 27, управляемые входом 48, действительная ReY и мнимая IY части преобразованного отсчета Y поступают соответственно на выходы 28 и 29 устройства. Значе-.

Ф ние ImA;+ImB,ReW, хранящееся в регистре 23 результата, через коммутатор 25 операнда, управляемый входом

47, поступает на вход сумматора-вычитателя 16, где под управлением входа

44 суммцруется с произведением

КеВ; ТпИ, хранящимся в регистре 14 произведения., Аналогично работе устройства во втором такте в регистр 13 записывается произведение ReB;, ÊåW, в регистр 22 результата — действительная часть КеА;„ исходного отсчета А . Сумматор-вычитатель 15 осу1+! i+t ществляет операцию ReA,.„-ReB,.„ReW регистр 6 данных через коммутатор 7 данных подключается к входу умножителя 8, на вход 2 устройства поступает мнимая часть ImW весового коэффициента W", на вход регистра 23 результата через коммутатор 19 результата с входа 3 устройства постуУстройство обеспечивает вычисление подобных функций, когда числа

А; и В; являются действительными, комплексными, либо одно иэ них является действительным, другое — ком- 30 плексным. В устройствах обработки данных, представленных в формате с фиксированной запятой, часто возникает необходимость в снижении погрешности вычисления подобных функций, особенно при большом значении и. В предлагаемом устройстве эта задача решается за счет увеличения разрядности накапливаемой суммы. Если М—

Ф разрядность чисел, поступающих на 40 вход умножителя, то промежуточные и конечный результаты вычислений могут быть получены в виде чисел разрядностью 2М. При этом быстродействие предлагаемого устройства не 45 снижается, так как время умножения двух M-разрядных чисел, как правило, превышает время сложения двух 2И-разрядных чисел.

На фиг. 6 представлен граф вычис- 50 ления предлагаемым устройСтвом функций

h-

Х = Е А В. с использованием 2М-раз-!

i=0 рядных произведений действительных чисел А и В . Предполагаем, что ! 1 значения А. и В поступают соответст1 1 венно на информационные входы 1 и 2 устройства, состояние управляющих входов 39-44,47 и 48 устройства не из55

7 129541 пает мнимая часть ImA. :сходного !

+t отсчета А,,, В седьмом такте по сигналу на выходе 36 блока 30 синхронизации вычисленное значение мнимой части ImX; = 5

=ImA,+ ImBi ReW + ReB; ImW преобразованного отсчета Х. записывается в ! регистр 21 результата и через выходной коммутатор 27, управляемый входом

48, поступает на выход 29 устройства.!0

Вычисление последующих преобразовательных отсчетов производится аналогично вычислению Х; и Y.... !

Таким образом, каждые четыре такта на выходы устройства поступают значения очередной пары преобразованных отсчетов.

При дальнейшем описании функционирования устройства предполагаем, что разрядность информационных узлов и

20 шин равна М.

Работа устройства при вычислении !

1=1 !ункций вида Х = А,.В, .

i=0 25 меняется в процессе функционирования и обеспечивает подключение выхода регистра 4 данных через коммутатор 7 данных к входу умножителя 8, отсутствие округления результата умножителя 8 до старшей части произведения, подключение выхода 9 старшей части произведения умножителя 8 через коммутатор 11 произведения к входу регистра 13 произведения, подключение выхода 10 младшей части произведения умножителя 8 через коммутатор 12 произведения к входу регистра 14 произведения, выполнение операции суммиро-. вания сумматорами-вычитателями 15 и

16 с учетом выходного переноса (выход 17). Выход регистра 22 результата через коммутатор 24 операнда подключается к входу сумматора-вычитателя

15, а через выходной коммутатор 26— к выходу 28 устройства. Выход регистра 23 результата через коммутатор 25 операнда подключается к входу суммаЮ тора-вычитателя 16, а через выходной коммутатор 27 — к выходу 29 устройства. Перед началом накопления произведений в регистры 22 и 23 записывается нулевое значение, получаемое, например, на выходах сумматоров 18 и 19 результата под управлением входо 45 и 46, затем входы регистров

22 и 23 результата подключаются к выходам соответственно сумматороввычитателей 15 и 16.

В каждом такте работы устройства по сигналам на выходах 37 и 38 блока

30 синхронизации в регистры 22 и 23 результата записывается сумма S;

=S. +А.В. по сигналам на выходах

1-1 1 i t

33 и 34 блока 30 синхронизации в регистры 13 и 14 записываются значения соответственно старшей и;младшей частей произведения А.,В;„„, по сигналам на выходах 31 и 32 блока 30 синхронизации в регистры 4 и 5 данных записываются значения соответственно А„ и В. . Подобным образом устройство

i t 9 функционирует до получения результата Х.

1 h-

Вычисление функций вида .X = А,.В, !

=О при комплексных A. и В. сводится к ! l вычислению выражений !

1-!

ReX = (ReA, ReB. -ImAl Irm; );

1=а

ImX = (ReA,.ImB;+ЕшА,. ReBl ), i=0 которые можно представить в вщ е рекурентных соотношений

ReS.,= ReS. +ReA, ReB,. -ImA. ImB,.;:

ImS., = ImS. +ReA, ImB. +ImA, ReB,, 12954 где i =- 0,1,...,n-1; ReS, = 0;

ImS, = 0 °

Граф (фиг. 7) иллюстрирует функционирование устройства при вычислении этих выражений при 2М-разрядных промежуточных результатах. Перед на- 10 чалом вычислений в регистры 22 и 23 результата записывается нулевое значение, затем состояние управляющих входов 40-42, 45 и 46 устройства не изменяется и обеспечивает отсутствие 15 округления результата умнсжителя 8 до старшей части произведения, подключение выходов 9 и 10 старшей и младшей частей произведения к входам соответственно регистров 13 и 14, 20 подключение выходов сумматоров-вычитателей 15 и 16 к входам соответственно регистров 22 и 23 результата.

Значения ReB u ImB поступают соответственно на входы 1 и 3 устройства, значения ReS;и ImS; поочередно поступают на вход 2 устройства. Операции сумматоров-вычитателей 15 и 16 осуществляются с учетом выходного переноса (выход 17). Значения ReS; накап- 30 ливаются в регистрах 20 и 21 результата, значения ImS, — в регистрах

22 и 23 результата.

В первом такте по сигналу на выходе 31 блока 30 синхронизации в регистры 4 и 6 данных записываются соответственно значения ReA; и ImA,, по сигналу на выходе 32 блока 30 синхронизации в регистр 5 данных записывается значение ReB;. Выход регистра щ

4 данных через коммутатор 7 данных, управляемый входом 39, подключается к входу умножителя 8.

Во втором такте по сигналам на выходах 33 и 34 блока 30 синхронизации старшая и младшая части произведения

ReA. ReB умножителя 8 записываются ! соответственно в регистры 13 и 14.

Значение ReS,,, хранящееся в регист рах 20 и 21 результата, суммируется с.произведением ReA,. ReB; на суммато рах-вычитателях 15 и 16. На вход умножителя 8 через коммутатор 7 данных, управляемый входом 39, поступает значение ImA из регистра 6 данных.

На вход 2 устройства поступает зна-. чение ImB;.

В третьем такте .по сигналам на вы ходах 35 и 36 блока 30 синхронизации

14 10 в регистры 20 и 21 результата записывается значение Ке$,,+ReA.RåB..Ïo

1 1 сигналам на выходах 33 и 34 блока 30 синхронизации в регистры 13 и 14 записывается произведение ImA.RåÂt и

1 сумчируется на сумматорах-вычптателях 15 и 16 со значением ImS,, которое поступает на выходы коммутаторов 24 и 25 операнда с выходов регистров 22 и 23 результата под управлением входа 47,. Выход сумматора-вычитателя 15 через коммутатор 18 результата, управляемый входом 45, подключается к входу регистра 22 результата. Выход сумматора-вычитателя 16 через коммутатор 19 результата, управляемый входом 46, подключается к входу регистра 23 результата. По сигналу с выхода 32 блока 30 синхронизации в регистр 5 данных записывается значение ImB Ha вход умножителя 8

1 через коммутатор 7 данных, управляемый входом 39, поступает значение

ImA из регистра 6 данных.

В четвертом такте по сигналам на выходах 37 и 38 блока 30 синхр .низа" ции в регистры 22 н 23 результата эа писывается значение ImS;,+ImA;RåÂ, .

По сигналам на выходах 33 и 34 блок

30 синхронизации в регистры 13 и 14 записывается произведение ImA,ImB;, которое вычитается на сумматорахвычитателях 15 и 16 из значения

Ке$,+ReA,ReB,, поступающего на выходы коммутаторов 24 и 25 операнда с выходов регистров 20 и 21 результата под управлением входа 47. На вход умножителя 8 через коммутатор 7 данных, управляемый входом 39, поступает значение КеА; из регистра 4 данных.

На входы 1 - 3 устройства поступают соответственно значения ReA;„,ReB;„ и ТшА;,, В пятом такте по сигналам на выходах 35 и 36 блока 30 синхронизации в регистры 20 и 21 результата эаписы1 вается значение ReS =ReS; +ReA, ReB;— .-ImA.; ImB, .По сигналам на выходах 33 и 34 блока 30 синхронизации в регистры 13 и 14 записывается произведение

ReA ImB которое суммируется на сумматорах-вычитателях 15 и 16 .со значением ImS,,+ ImA,.ReB,, поступающим на выходы коммутаторов 24 и 25 операнда с выходов регистров 22 и 23 результата под управлением входа 47.

Выход сумматора-вычитателя 15 подключается к входу регистра 22 результа1295414

12 та с помощью коммутатора 18 результата, управляемого входом 45. Выход сумматора-вычитателя 16 подключается к входу регистра 23 результата с помощью коммутатора 19 результата, уп- 5 ранляемого входом 46. Аналогично работе устройства в первом такте в регистры 4-6 записываются значения соответственно ReA. ReB. u ImA. !

+ !.!. i+ У на вход умножителя 8 через коммутатор

7 данных поступает значение ReA.

i+1

В шестом такте по сигналам »а выходах 37 и 38 блока 30 синхронизации в регистры 22 и 23 результата записывается значение Ims = Ims +ТтпЛ. ReB.+ ! i-! !

+ ReA;ImB,. Дальнейшие этапы вычислений аналогичны описанным.

Таким образом, каждые четыре такта устройство начинает обработку очередной пары комплексных значений А и В. !

При использовании И-разрядных промежуточных значений при вычислении -! ( функций вида X = A,.Â. достаточно !

=0 использования одного из сумматороввычитателей и соответствующих регистров в каждом такте работы устройства.

Результат умножения в этом случае может быть получен как усеченным,так и округленным до старшей части произведения.

Работа устройства при вычислении функций нида Х, = Л,B, + С,, где все переменные представлены И-разрядными числами. 35

В этом случае функционирование устройства может быть проиллюстрировано графом, представленным на фиг. 8. Значения A Б; и С; поступа- 40 ют соответственно на входы 2, 3 и 1 устройства. Состояние управляющих входов 39, 41, 43, 45, 47 и 48 устройства не изменяется и обеспечивает подключение выхода регистра 6 данных 45 через коммутатор 7 данньгх к входу умножителя 8, выхода 9 старшей части произведения умножителя 8 через коммутатор 11 произведения к входу регистра 13 произведения, входа 1 устрой- gp ства через коммутатор 18 результата к входу регистра 22 результата, выхода регистра 22 результата через коммутатор 24 операнда к входу сумматора-вычитателя 15, выхода регистра

20 результата через выходной коммутатор 26 к выходу 28 устройства. Сумматор-вьгчитатель 15 выполняет операцию суммирования без учета входного переноса (выход 17). Результат умножителя 8 может использоваться как округленным, так и усеченным до старшей части произведения.

В каждом такте работы устройства по сигналу на выходе 35 блока 30 синхронизации производится запись значения Х . = Л,В, + С; в регистр 20 результата, по сигналу на выходе 33 блока 30 синхронизации в регистр 13 записывается произведение А. В ! б! !!-! по сигналу на выходе 37 блока 30 синхронизации в регистр 22 результата записывается значение С;,, по сигналу на выходе 31 блока 30 синхронизации в регистр 6 данных — значение В и Я по сигналу на выходе 32 блока 30 синхронизации в регистр 5 данных — значение Л, Таким образом, в каждом такте работы на выход 28 устройства поступает очередное значение Х,.

В некоторых задачах требуется вычисление функций вида Х; A,В + С;, где В является М-разрядной константой, Л; представлено И-разрядным числом, а Х; и С; — 2M-разрядными числами. Ipah, иллюстрирующий работу устройства в данном случае, представлен на фиг. 9. Значения Л., поступают на

ax!.q 2 устройства, старшая и младшая части С; поступают соответственно на входы 1 и 3 устройства. Состояние управляющих входов 39-48 устройства не изменяется и обеспечивает подключение выхода регистра 6 данных через коммутатор 7 данных к входу умножителя 8, выхода 9 старшей части произведения умножителя 8 через коммутатор 11 произведения к входу регистра 13 произведения, выхода 10 младшей части произведения умножителя 8 через коммутатор 12 произведения к входу регистра 14 произведения, входа

1 устройства через коммутатор 18 результата к входу регистра 22 результата, входа 3 устройства через коммутатор 19 результата к входу регистра 23 результата, выходов регистров 22 и 23 результата к входам соответственно коммутаторов 24 и 25 операнда, выходов регистров 20 и 21 результата к входам коммутаторов 26 и 27. Производится запись значения

Х . = Л В + С; в регистр. По сигналам на выходах 33 и 34 блока 30 синхронизации в регистры 13 и 14 записывается произведение А,,В, по сигналам на выходах 37 и 38 блока 30 сиг

1295414

13 !

4 хронизации в регистры 22 и 23 результата записывается значение С;,, по сигналу на выходе 32 блока 30 синхронизации в регистр 5 данных записывается значение Л;„,. Таким образом, 5 на выходы 28 и 29 устройства в каждом такте работы поступает очередное значение Х;.

Работа устройства при реализации -1 l0 функций вида X = А. в случае, когда г=о

A. представлены 2И-разрядными числа1 ми. В.первом такте работы значения старшей и младшей частей А с входом

1 и 3 устройства записываются в реги- 15 стры 22 и 23 результата по сигналам на выходах 37 и 38 блока 30 синхронизации. Последующие значения Л; с входом 1 и 3 устройства записываются в регистры 13 и 14 произведения по 20 сигналам на выходах 33 и 34 блока 30 синхронизации. На сумматорах-вычитателях осуществляется операция S;

S.,+ А,(S, = О). Значения могут накапливаться как в регистрах 20 и

21, так и в регистрах 22 и 23 результата. Таким образом, на каждом такте работы на входы устройства поступает очередное значение А; .

Формула и з обретения

Вычислительное устройство для цифровой обработки сигналов, содержащее первый и второй регистры данных,информационные входы которых являются входами соответственно реальной и мнимой частей операнда устройства, вход коэффициента которого подклю- 40 чен к информационному входу третьего регистра данных, выход которого подключен к первому входу умножителя, первый и второй сумматоры-вычитатели, выходы которых подключены к информа- 45 ционным входам соответственно первого и второго регистров результата, информационные входы третьего и четвертого регистров результата подключены к выходам соответственно первого и второго коммутаторов, первые информационные входы которых подключены к выходам соответственно первого и второго сумматоров-вычитателей, первый вход первого сумматора-вычитателя подключен к выходу первого регистра произведений, первый выход блока синхронизации подключен к тактовым входам первого и второго регистров данных, второй выход блока синхронизации подключен к тактовому входу третьего регистра данных, третий выход блока синхронизации подключен к тактовому входу первого регистра произведений, четвертый, пятый, шестой и седьмой выходы блока синхронизации подключены к тактовым входам соответственно первого, второго, третьего и четвертого регистров результата, выход переноса второго сумматора-вычитателя подключен к входу переноса первого сумматора-вычитателя, управляющие входы первого и второго сумматоров-вычитателей, первого и второго коммутаторов, вход запуска блока и вход разрешения округления умножителя подключены к входу задания режима устройства, тактовый вход которого подключен к тактовому входу

1 устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональньж воэможностеи эа счет реалиэан-t ции функций вида Х = А. B., Х. =А. В.

1 t р-г 1=0

+. С;, Х = A,,B него введены второй

;=0 регистр произведений и семь коммутаторов, выходы первого и второго регистров данных подключены соответственно к первому и второму информационным входам третьего коммутатора, выход которого подключен к второму входу умножителя, выход старшей части произведения которого подключен к первым информационным входам четвертого и пятого коммутаторов, выходы которого подключены к информационным входам

1 соответственно первого и второго регистров произведений, первый вход второго сумматора-вычитателя подключен к выходу второго регистра произведений, тактовый вход которого подключен к восьмому выходу блока синхронизации, выход младшей части произведения умножителя подключен к второму информационному входу пятого коммутатора, третий информационный вход которого объединен с вторым информационным входом второго коммутатора и шляется входом мнимой части операнда устройства, второй информационный вход четвертого коммутатора объединен с вторым информационным входом первого коммутатора и является входом реальной части операнда устрой. ства, выход первого регистра результата подключен к первым информационным входам шестого и седьмого комму12954

15 таторов, вторые информационные входы которых подключены к выходу третьего регистра результата, выход второго регистра результата подключен к первым информационным входам восьмого и девятого коммутаторов, вторые информационные входы которых подключены к выходу четвертого регистра результата, выходы седьмого и восьмого ком14!

6 мутаторов подключены к вторым входам соответственно первого и второго сумматоров-вычитателей, выходы шестого и девятого коммутаторов являются выходами соответственно реальной и мнимой частей результата устройства, а управляющие входы коммутаторов с третьего по девятый включительно соединены с входом задания режима устройства.

1295414

Т2

9*1тА у

Irrr Yg

Т7

79=1m 4с даат устрай стра

g быюа3 устрайст5а и(п!

49(1)

a9(Z) ю(ю и()

49(Я

Ф9(Е

99(7 р, 70 77 IР Ф 5 а и 7у 7! !

=йеИ 7=кем д= Z 8.

Ариц метическом операция

Запись а регистр

Фиг. Ф

12954 j 4 тт тг rs тф rs ть т7

$1

Яб

Эб

S7

2б,27

Фаг.б

12954)4

12954}4

В/4

202/ л=х,, Корректор М. Самборская

Редактор О. Юрковецкая Техред И.Попович

Заказ 619/56 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4