Двунаправленный преобразователь кодов

Двунаправленный преобразователь кодов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей для вычислительных и измерительных устройств. Целью изобретения является увеличение быстродействия преобразователя. Поставленная цель достигается тем, что в преобразователь, содержащий два дешифратора 5, 6, блок 7 памяти и группу полусумматоров, введены первый и второй блоки 4 шинных формирователей, обеспечивающих обратимый режим работы полусумматоров без введения элементов задержки, два ключа 3, управляющих питанием дешифраторов, и элемент НЕ, причем выходы полусумматоров группы соединены с входами шинных формирователей, выходы которых соединены с входами дешифраторов и сумматоров по модулю два. 1 ил. 3 табл. & (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУБЛИН

„SU» 12 55 (59 4 Н 03 M 7/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2)) 3926832/24-24 (22) 11.07,85 (46) 07.03.87. Бюл. У 9 (71) Институт проблем моделирования в энергетике АН УССР (72) В.Ф.Евдокимов, Н.IO.Ïèâåíü, Ю.Ю.Чернышев, О.Ю.Морозовский и В.В.Душеба (53) 681.325(088.8) (56) Патент США М 3461432, кл. 340-172.5, 1974.

Авторское свидетельство СССР ф 896615, кл. Н 03 M 7/02, 1981. (54) ДВУНАПРАВЛЕННЫЙ ПРЕОБРАЗОВАТЕЛЬ

КОДОВ (57) Изобретение относится к автоматике и вычислительной технике и Может быть использовано при построении преобразователей для вычислительных и измерительных устройств. Целью изобретения является увеличение быстродействия преобразователя. Поставленная цель достигается тем, что в преобразователь, содержаший два дешифратора 5, 6, блок 7 памяти и группу полусумматоров, введены первый и второй блоки 4 шинных формирователей, обеспечивающих обратимый режим раб .ты полусумматоров без введения элементов задержки, два ключа 3, управляющих питанием дешифраторов, и элемент НЕ, причем выходы полусумматоров группы соединены с входами шинных формирователей, выходы которых соединены с входами дешифраторов и сумматоров по модулю два. 1 ил.

3 табл.

Полученный на входах сумматоров по мОДулю Два Pp Ãïòû I кОД Х4=Z + YA .через шинный формирователь снимается с двунаправленной входно-выходной

1 12955

Изобретение относится к устройст= вам для обработки цифровых данных, в частности к устройствам преобразования данных без изменения порядка их следования или объема информации для преобразования многоразрядных кодов из одной системы счисления в другую, и может быть применено в самых разнообразных областях народного хозяйства, где используется вычислительная техника, например, для связи между ЭВМ различных типов.

Целью изобретения является повышение быстродействия преобразователя.

На чертеже приведена блок-схема

15 преобразователя табличных кодов.

Преобразователь содержит группу 1 сумматоров по модулю два, элемент

HE 2, два ключа 3, два шинных формирователя 4, дешифраторы 5 и б, блок

7 памяти, управляющий вход 8, входно-выходные линии 9 и 10 первого и второго кодов.

Предлагаемое устройство работает следующим образом.

Предварительно определяется сумма ло модулю два двух заранее определенных видов, сформированных из двоичных разрядов кодов одних и тех же символов, Вычисленные суммы по модулю дьа заносятся в блок 7 памяти.

Дальнейшее преобразование кодов сводится к суммированию по модулю два полученной суммы с кодом первого вида при прямом преобразовании или с кодом второго вида при обратном преобразовании, Работу устройства иллюстрирует пример преобразования кодов КОИ-8 и 40

ГОСТ 10859-64, использующихся в ЭВМ..

Код символа А в КОИ-8 Хд=01000001.

Код символа А в ГОСТ 10859-64 У =

= 00100000. Сумма по модулю два этих двух кодов Ед= XA+ Уд, Ед 01100001 4

Код Хд поразрядно поступает по входу 9 на вход первого шинного формирователя 4. Одновременно на управляющий вход 8 преобразователя поступает сигнал, который передается на управляющий вход первого шинного формирователя 4, и инверсное значение— на управляющий вход второго шинного формирователя .4, которые всегда работают в противоположных режимах. Под воздействием управляющего сигнала первый ключ 3 включает дешифратор 5, а второй ключ 3 отключает дешифра.тор 6, 30 2

Код Хд поразрядно поступает на вход дешифратора 5 и на сумматоры по модулю два группы.

На выходе дешифратора 5, соответствующем символу А, появляется единица, в то время как на остальных выходах дешифратора 5 — нули. Эта единица поступает на соответствующий вход блока 7 памяти, на выходе которого появляется код Ед, равный сумме пО мОДулю ДВа КОДОВ Хд и YA Zд по разрядно поступает на входы сумматоров по модулю два группы 1, на вторые входы которой также поразрядно подается код Хд.

Код YA = Хд < ZA с выводов сумматоров группы l поступает на входы второго шинного формирователя 4 и снимается с двунаправленной входно †выходной линии 10.

Таким образом, осуществляется преобразование кода символа А в КОИ-8 в код ГОСТ 10859-64. Аналогично осуществляется преобразование кодов соответствующих другим символам.

При преобразовании из кода ГОСТ

10859-64 в код КОИ-8 информация подается на входно-выходную линию 10, а управляющий сигнал на входе 8 изменяется на противоположный. Вкшочается

В дешифратор б и выключается дешифратор 5.

Код YA через второй шинный формирователь 4 выдается на дешифратор б, на выходах которого формируется пространственный код, поступающий на блок 7 памяти. С блока 7 памяти на первые и с второго шинного формирователя 4 на вторые входы сумматоров по модулю два группы подаются коды

ZA u YA соответственно. линии 9. В табл.! и " приведены даннк.е о функционировании дешифраторов

5 и 6 для преобразования кодов KOH-8 и ГОСТ 10859-64 соответственно; в табл.3 — содержимое блока памяти (данные приведены для четырех символов из существующих 44).

При соответствующем построении дешифраторов 5 и б и блока 7 памяти преобразователь осуществляет другие преобразования кодов.

1295530

Таблица !

Входы

Выходы

Х< Х Х Х4 Х„Х6 Х! Ха 1 l

1 0 0 0 0 0

1 1 0 0 . 0

0 0 1 0 0

1 0 0 0

0 0 0 0 1

0 1 0 0 0 0 1

0 0 1 l - 0 0 0

0 0 1 1

0 0 I

Таблица 2

Вхо ы д Выходы < 4 в У6 77 Уа А В 1 2

0 0 0 0 0 0 0 0

0 0 1

0 0 1 0 0 0 1 0 0 1 0 0

0 0 0 0 0 0 0 0

0 0 0 0 О 0 l 0 0 0 0 !

Формула и з обретения

Двунаправленный преобразователь кодов, содержащий блок памяти, первый и второй дешифраторы, группу сумматоров по модулю два, первые входы которых соединены с соответствующими выходами блока памятн, о т л и ч а юшийся тем, что, с целью повышения быстродействия, н него введены первый и второй шинные формирователи, первый и второй ключи и элемент НЕ, причем дешифраторы выполнены с балансными выходными каскадами, выходы сумматоров по модулю два группы соединены с входами первого и второго шинных формирователей, двунаправленные входы которых являются соответственно входно-выходными линиями первого и второго кодов преобразователя, управляющий вход которого соединен с управляющими входами первого шинного формирователя и первого ключа, а через элемент HE соединен с управляю5 щим входом второго шинного формирова— теля и второго ключа, выходы первого и второго ключей соединены соответственно с входами питания первого и второго дешифраторов, выходы которых соответственно объединены и подключены к адресным входам блока памяти, выходы первого и второго шинных формирователей соединены соответственно с информационными входами первого и второго дешифраторов и с вторыми входами соответствующих сумматоров по модулю два группы, информационные входы первого и второго ключей соеди— нены с шиной питания преобразователя. б

Таблица 3

1295530

Входы

Выходы

A В 1 2 К, Z К Z„

Е g 1д Е- Еа

1 О О О О 1 1 О О О О 1

0 1 О О О 1 1 О О 0 О О

0 О О О О

0 0 1 0 О 1 1

0 0 О 1 О l 1 О О О О О

Составитель M.Àðøàâñêèé

Редактор 0 ° 10рковецкая Техред Л.Сердюкова Корректор Е.Рошко

Заказ 628/62 Тираж 903 Подписное

ИНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4