Коммутатор

Коммутатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и технике связи. Его использоГ HI /3вание в системах приоритетной конференц-связи с дельта-модуляцией обеспечивает повьшение их помехоустойчивости . Коммутатор содержит распределитель 1 импульсов, группу элементов И 2, элементы ИЛИ 3, 4, регистр 5 сдвига, элементы И 6-8 и триггер 17. Введение счетчиков 11- 13, дешифратор 14-16, триггера 18 и элементов И 9, 10 позволяет исключить срабатывание коммутатора от помехрвых сигналов и отключения его вследствие отдельных сбоев в линии связи. 2 ил. сриг .1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ.

РЕСПУБЛИК

„,SU,„,12 722 (51) 4 Н 03 M 3/02, Н 04 М 3/56

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /" :

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3963992/24-24 (22) 09.10.85 (46) 15.03.87. Бюл. № 10 (71) Рижский политехнический институт им. А.Я.Пельше (72) К.С.Комаров и Г.Н.Котович (53) 621 ° 395.34(088.8) (56) Авторское свидетельство СССР № 617868, кл. H 04 M 3/56, 1976.

Авторское свидетельство СССР ¹- 644037, кл . Н 03 К 17/ 16, 1976 . (54) КОММУТАТОР (57) Изобретение относится к автоматике и технике связи. Его использование в системах приоритетной конференц-связи с дельта-модуляцией обеспечивает повышение их помехоустойчивости. Коммутатор содержит распределитель 1 импульсов, группу элементов И 2, элементы ИЛИ 3, 4, регистр 5 сдвига, элемен.ы И 6-8 и триггер 17. Введение счетчиков 1113, дешифратор 14-16, триггера 18 и элементов И 9, 10 позволяет исключить срабатывание коммутатора от помеховых сигналов и отключения его вследствие отдельных сбоев в линии связи.

2 ил.

1 12972

Изобретение относится к автоматике и технике связи и может быть применено в системах приоритетной конференц-связи с дельта-модуляцией (ДМ).

Целью изобретения является повышение помехоустойчивости.

На фиг. 1 приведена функциональная схема коммутатора, на фиг. 2— временные диаграммы, иллюстрирующие 10 его работу.

Коммутатор содержит распределитель

1 импульсов, группу элементов И 2, первый и второй элементы ИЛИ 3, 4, регистр 5 сдвига, первый-пятый элементы И 6-10, первый, второй и третий счетчики 11-13, первый, второй и третий дешифраторы 14-16, первый и второй триггеры 17, l8. На фиг, обозначены информационные входы 19, первый и второй входы 20, 21 синхронизации и выход 22.

Первый триггер 17 представляет собой RS-триггер, второй триггер 18—

IK-тригrep, соединения которых ука25 заны на фиг. 1.

Ь

На фиг. 2 представлены следующие диаграммы: а — сигналы со второй частотой синхронизации f, б — выходной сигнал У .(1:) комму1 тат ор а," в — сигнал К(С) с выхода второго элемента ИЛИ 4, r — сигнал A(t) с выхода четверто- 35

1 го элемента И 9; д — сигнал D(t) на выходе второго дешифратора 15; е — управляющий сигнал F(t) с пер40 вого (инверсного выхода пер- . вого триггера 17 (в -случае, окогда сигнал 0(С) поступает на его S-вход).

Коммутатор работает следующим об45 разом.

Как и в известном устройстве ДМсигналы Y,(t) — Y (t) (фиг. 1) с выходов кодеров абонентов поступают на информационные входы 19, по очереди подключаются через элементы И 2

50 и поступают через первый элемент

ИЛИ 3 на информационный вхоц регистра 5. В случае, когда все абоненты в системе пассивны, сигналы Y.(t)

Y (t) представляют собой последовательности импульсов вида ...101010..., которые, записавшись в регистр 5, не вызывают изменения сигнала на выходе

29 2 второго элемента ИЛИ 4. В этом режиме первый триггер 17 находится в нулевом состоянии и единичный логический потенциал на его инверсном выходе не препятствует прохождению импульсов с первого входа 20 стробирования через первый элемент И 6 на вход распределителя 1 импульсов. Ца выходах распределителя 1 поочередно появляются единичные (разрешающие) сигналы в любом установленном порядке по циклу.

В таком режиме коммутатор работает до тех пор, пока один из абонентов не проявит активность и в его сигнале Y(t) не появится двух-,трехи более элементных пачек. Когда один из абонентов проявляет активность, его ДМ-сигнал, содержащий двух- и более элементные пачки, вызывает появление единичных импульсов на выходе второго элемента ИЛИ 4. От пер— ваго импульса с выхода второго элемента И 7 срабатывает второй триггер

18, в результате чего на его выходе появляется единичный (разрешающнй) потенциал, который разрешает прохождение импульсного сигнала Е, на вход первого счетчика 11. Первый счетчик 11 начинает отсчитывать импульсы тактовой последовательности

f z H делает .. T o go тех пор, .по заданной комбинации сигналов на

его выходах не сработает первый дешифратор 14, сигнал с выхода которого перебрасывает триггер 18 в исходное (нулевое) состояние и устанавливает в нулевое состояние первый счетчик 11, В результате "запирается" четвертый элемент И 9 и цепочка блоков, состоящая из второго триггера l8, элемента И 9, первого счетчика

11 и первого дешифратора 14, устанавtt lf ливается в первоначальное ждущее состояние, до прихода очередного импульса от второго элемента ИЛИ 4.

В течение времени, когда первый счетчик 11 отсчитывает заданное число импульсов последовательности f „на вход второго счетчика 12 поступают импульсы R(t) с выхода второго элемента ИЛИ 4, причем до тех пор, пока первый счетчик 11 не досчитает до определенного числа (определяемого параметрами первого дешифратора 14), второй счетчик 12 может беспрепятственно считать импульсы с выхода второго элемента ИЛИ 4. B момент сра3 12972 батывания первого дешифратора 14 на вход обнуления второго счетчика 12 поступает сбрасывающий импульс, в результате чего второй счетчик 12 устанавливается в исходное (нулевое) 5 состояние.

Если за время работы первого счетчика 11 второй счетчик 12 насчитал в последовательности R(t) число импульсов, превышающее некоторое (или 10 равное некоторому) предварительно установленное значение К, то на выходе второго дешифратора 15 появляется единичный импульс, от которого срабатывает триггер 17, сигнал с ин- 15 версного выхода которого прекращает прохождение импульсов последовательности f через первый элемент И 6 на распределитель 1 импульсов, в ре— зультате чего распределитель 1 "фик- 20 сирует" канал активного абонента, Удержание канала за активным абонентом в коммутаторе происходит следующим образом.

В момент срабатывания первого 25 триггера 17 на его прямом выходе появляется единичный (разрешающий) потенциал, в результате чего через о пятый элемент И 10 начинают проходить импульсы последовательности 30

Данные импульсы поступают на счетный вход третьего счетчика 13, который . считает их до тех пор, пока не сработает третий дешифратор 1б, сигнал с выхода которого устанавливает триг- 35 гер 17 в нулевое состояние, "запрещая" тем самым прохождение импульсов

f на вход третьего счетчика 13 и д разрешая прохождение импульсов последовательности f, на вход распредели- 4р теля 1 импульсов, для продолжения сканирования каналов абонентов.

Если зафиксированный абонент в течение времени счета импульсов третьим счетчиком 13 продолжает про- 45 являть активность, то на выходе второго дешифратора 15 через интервалы времени, не превышающие цикл счета импульсов f первым счетчиком 11, 2 появляются короткие импульсы, сбра- gp сывающие третий счетчик 13 в нулевое состояние и "удлиняющее", таким образом, время удержания тракта. При этом зафиксированный за активным абонентом канал удерживается до тех пор, 55 пока данный абонент проявляет активность. При этом на входах триггера

17 исключена воэможность появления комбинации S = 1, R =

29 4

Таким образом, определение активности абонента и фиксирование канала за активным абонентом в данном коммутаторе происходит не сразу при появлении в цифровом сигнале Y(t) первой пачки импульсов, а лишь после анализа структуры цифрового ДМ-сигнала Y(t) на некотором интервале времени, если число однотипных символов в пачках цифрового ДИ-сигнала на данном интервале превышает некоторое заранее рассчитанное значение К, соответствующее минимальному уровню сигнала абонента и превышающее число символов в пачках шумового сигнала.

Это позволяет значительно увеличить устойчивость устройства к шумовым комбинациям и сбоям символов цифрового ДМ-сигнала. При этом учитыватся активность абонента, что исключает появление запрещенной комбинации на входах RS-триггера.

Формула и з о б р е т ения

Коммутатор, содержащий группу элементов И, первые входы которых являются соответствующими информационными входами коммутатора, первый триггер, первый выход которого подключен к первому входу первого элемента И, выход которого соединен с входом распределителя импульсов, выходы которого подключены к вторым входам соответствующих элементов И группы, выходы которых соединены с соответствующими входами первого элемента ИЛИ, выход которого подключен к информационному входу регистра сдвига и является выходом коммутатора, прямые и инверсные выходы регистра сдвига подключены к соответствующим входам соответственно второго и третьего элементов И, выходы которых соединены с входами второго элемента

ИЛИ, второй вход первого элемента И и вход синхронизации регистра сдвига являются соответственно первым и вторым входами синхронизации коммутатора, о т л и ч а ю щ и и с л тем, что, с целью повышения помехоустойчивости, в него введены счетчики, дешифраторы, четвертый и пятый элементы И и второй триггер, выход которого соединен с первым входом четвертого элемента И, выход которог подключен к счетному входу первого счетчика, выходы которого соединены с соответствующими входами первого

5 129 7229 6

ILILIIJLULLHJLHJI БЫЛ

У,®

Составитель О.Ревинский

ТехРед A. Кравчук КоРРектоР Л. Пилипенко

Редактор Н,Швыдкая

Тираж 902 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 795/61

Производственно-полиграфическое предприятие, г. Ужгород, ул. !!роектная, 4 дешифратора, выход которого подключен к входам обнуления первого и второго счетчиков и первому информационному входу второго триггера, выход второго элемента ИЛИ соединен с вторым информационным входом второго триггера и счетным входом второго счетчика, выходы которого подключены к соответствующим входам второго дешифратора, выход которого соединен с первым входом первого триггера и входом обнуления третьего счетчика, второй выход первого триггера подключен к первому входу пятого элемента И, выход которого соединен со счетным входом третьего счетчика, выходы которого подключены к соответствующим входам третьего дешифратора, выход которого подключен к второму входу первого триггера, третьи входы второго и третьего и вторые входы четвертого и пятого элементов И и вход синхронизации второго триггера объединены и подключены к второму входу синхронизации коммутатора.