Цифровой коррелометр
Иллюстрации
Показать всеРеферат
Изобретение относится к цифровой электроизмерительной технике, предназначено для измерения корреляционных функций эргодических нестационарных процессов, и может быть использовано в системах автоматического управления, обработки измерительной информации, технологического контроля, технической диагностики и т.п. Цель изобретения - повьшение л, точности. В коррелометре использован алгоритм экспоненциального сглаживания , позволяющий уменьшить ошибку смещения вычисляемой корреляционной функции. Процесс вычисления - циклический . Коррелометр содержит два аналого-цифровых преобразователя 1 и 2, два регистра 3 и 4, три блока 5, 10, 19 памяти, блок 8 умножения, три сумматора 9, 11, 17, преобразователь 16 прямого кода в обратный и наоборот , блок 13 элементов И, блок 14 задания режима, три регистра числа 7, 15, 18, три регистра адреса 6, 12, 20 и блок 21 синхронизации. 1 ил. о (Л to со 00 05
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (11) (51)4 G 06 F 15/336
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЬЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬ1ТИЙ (21) 3969041/24-24 (22) 25. 10.85 (46) 23,03,87. Бюл, Ф 11 (72) В, Н, Андреев, Ю.И. Грибанов и В.С, Демченко (53) 681.32 (088.8) (56) Грибанов Ю.И, и др. Автоматичес- кие цифровые коррелометры. — М.:
Энергия, 1971, с. 90-91.
Приборы и техника эксперимента, 1975, К- 3, с. 141, рис. 2. (54) ЦИФРОВОЙ КОРРЕЛОМЕТР . (57) Изобретение относится к цифровой электроизмерительной технике, предназначено для измерения корреляционных функций эргодических нестационарных процессов, и может быть использовано в системах автоматичесг кого управления, обработки измерительной информации, технологического контроля, технической диагностики и т.п. Цель изобретения — повышение::. точности. В коррелометре использован алгоритм экспоненциального сглаживания, позволяющий уменьшить ошибку смещения вычисляемой корреляционной функции. Процесс вычисления. — циклический. Коррелометр содержит два аналого-цифровых преобразователя 1 и 2, два регистра 3 и 4, три блока 5, 10, 19 памяти, блок 8 умножения, три сумматора 9, 11, 17, преобразователь
16 прямого кода в обратный и наоборот, блок 13 элементов И, блок 14 задания режима, три регистра числа 7, 15, 18, три регистра адреса 6, 12, 20 и блок 21 синхронизации. 1 ил.! 129876
Изобретение относится к цифровой злектроизмерительной технике, предназначено для измерения в реальном масштабе времени корреляционных функций (КФ) нестационарных эргоди- 5. ческих случайных процессов и может быть использовано в системах автоматического управления, обработки из»; мерительной информации, технологичес«!О коГо контроля, технической диагностики и т.д.
Цель изобретения — повышение точности, На чертеже изображена структурная схема коррелометра.
Коррелометр содержит первый и второй аналого-цифровые преобразователи (АЦП) 1 и 2, первый и второй регистры 3 и 4 первый блок 5 памяти, треt
20 тий регистр 6 адреса, первый регистр
7 числа, блок 8 умножения, первый сумматор 9, второй блок 10 памяти, третий сумматор 11, первый регистр
И адреса, блок 13 элементов И, блок .14 эа@ания режима, второй регистр 15
Числа, преобразователь 16 прямого кода в обратный и наоборот, второй сумматор 17, третий регистр 18 числа, третий блок 19 памяти, второй регистр 20 адреса, блок 21 синхронизациив
Коррелометр работает следующим образом.
Процесс вычисления циклический.
В течение цикла вычисляются m произведений — по одному для каждого значения временного сдвига. В начале каждого -го цикла запускаются АЦП. 4о и.,2 и в регистры 3 и 4 поступают отсчФгы х()at); y(4at). Затем отсчет y()at) записывается в блок 5.
После этого начинается цикл обработки, содержащий m тактов, В тече- 4>
sac k-ro такта 4-го цикла выполняются следующие операции: по.команде с четвертого выхода блока 21 из блока 5 в регистр 7 считывается отсчет у(Ц-1)а );
as блока 10 в регистр 15 считывается произведение
П (kat) xf(11-N)at) у((4-N-k)at), as блока 19 в регистр 18 считывается сумма
1-1 (k ai) =Q П,(КТ) =
Р=4-1-N .
4-1
x(pat)у((р-1 )ь 1;
Р= 4-1-8 лок 8 формирует произведение
11 (1са ) = x(4a t) y((4-k)atl
На выходах сумматора 9 формируется разность
art(kat) = П,(kat) - П (ka), 4-н на выходах сумматора 17 формируется сумма
+(kat) = (1са ) + аП4(!сьев), 4 М.1 по команде с пятого выхода блока 21 в блок 10 записывается произведение ll4(kat), в блок 19 — сумма
Q>(kat). По команде с второго выхода блока 21 добавляются "1" в адресные регистры 12 и 20, а по команде с третьего выхода блока 21 добавляется
"1" в адресный регистр 6.
Работа коррелометра в течение всех тактов цикла аналогична рассмотренному такту, за исключением последнего такта, когда "1" в регистр б не добавляется, В начале следующего (4+1)-го цикла очередной отсчет у((4 +1), 1 записывается в блок
5 на место отсчета у((4 m+1)aс), который не потребуется для дальнейших вычислений. Таким образом, в каждом такте вычислений получается очередное, текущее значение ординаты КФ путем замены в сумме произведений ) произведения Г14 „ на очередное произведение Il4, а алгоритм вычисления КФ имеет вид
R4(kai) -+ х(рй) у((р-k)at)=
= -(+П -П ).
Р= 4-И 1
М (1)
Каждое текущее значение К.4(kat) пропорционально сумме N произведений отечетов, сдвинутых на интервал kat, взятых с одинаковым весом. Интервал усреднения (постоянная времени) равен N at и определяет как статистюческую, так и динамическую погрешности, АЦП 1 и 2. выполняют дискретизацию обрабатываемых процессов x(t), y(t) с интервалом it. Блок 5 используется для создания временного сдви3 12987 га между отсчетами процессов x(t), y(t). Отсчеты процесса y(t) записываются в блок 5 из регистра 4 и хранятся в нем в течение времени ш д (ш — число вычисляемых ординат КФ, aI — шаг задержки), после чего эти отсчеты замещаются вновь поступающими отсчетами. Из блока 5 отсчеты считываются в регистр 7. Адрес блока 5 формируется адресным регист- 10 ром 6. Блок 8 формирует произведения отсчетов, поступающих из регистров
Зи7.
Блок 10 используется для запомйнания произведений отсчетов обрара- 15 тываемых процессов в течение интервала усреднения. Емкость блока !О памяти — ш-И чисел (m — число ординат КФ; N — обьем выборки, по которому вычисляется текущая оценка 20
КФ). Адрес на блок 10 поступает с выходов сумматора 11 и формируется блоками 11 — 14. Регистр 12 формирует текущий адрес (4 m+k), по которому производится запись иэ блока 8 очередного произведения (1 — номер цикла вычислений k — - номер такта
В о вычислений в пределах 3 -го цикла, k изменяется в пределах О - m-1).
На выходах блока 14 задания режима в 30 соответствии с параметрами режима вычислений m N устанавливается код числа — m N. При считывании из блока 10 на управляющий вход блока 13 элементов И с четвертого выхода бло-. 35 ка 21 подается разрешение, число—
m N подается на вторую группу входов сумматора 11, на выходах которого образуется код адреса (3m+k — m N), по которому производится считыва- 40 ние в k-м такте 4 --го цикла. При записи разрешение на блок 13 элементов И не подается и код адреса на блок 10 поступает из регистра 12 через сумматор 11 (код числа (4m+k). 45
Считываемые из блока 10 произведения заносятся в регистр 15 и затем через преобразователь кода 16 подаются на сумматор 9, который образует разность иежду поступающими из блока 50
8 произведениями П (1 О) и считываемыми из блока 10 произведениями
П, (1сд7). Преобразователь 16 кода
1-я преобразует прямой код произведения
П,„(1с а ) в дополнительный, а до- 55 полнительный — в прямой, что необходимо для организации вычитания в сумматоре 9. Сумматор 17 добавляет чис67 Д ла, поступающие из сумматора 9, к суммам произведений сомножителей с одинаковым временным сдвигом, хранимым в блоке 19, которые предварительнб считываются в регистр 18 числа, Регистр 20 формирует адрес блока 19 памяти.
Работой коррелоиетра управляет блок 21 синхронизации.
Формула изобретения
Цифровой коррелометр, содержащий два аналого-цифровых преобразователя, два регистра, блок умножения, первый сумматор, первый регистр числа, два блока памяти, три регистра адреса и блок синхронизации, информационные входы первого и второго аналого-цифровых преобразователей являются первым и вторым информационныии входами коррелометра соответственнб, выходы первого и второго аналогоцифровых преобразователей соединены с информационными входами первого . и второго регистров соответственно, входы запуска обоих аналого-цифровых преобразователей соединены с первым выходом блока синхронизации, выход первого регистра соединен с первым входом блока умножения, выход которого соединен с первым входом первого сумматора, информационные входы первого н второго регистров адреса соединены с вторым выходом блока синхронизации, третий выход которого соединен с информационным входом третьего регистра адреса,. выход которого соединен с адресным входом первого блока памяти, о т— л и ч а ю шийся тем, что, с целью повышения точности, в него введены второй и третий сумматоры, три регистра числа, третий блок памяти, преобразователь прямого кода в обратный и наоборот, блок элементов И и блок задания режима, выход которого соединен с первым входом блока элементов И, второй вход которого соединен с входами разрешения считывания всех блоков памяти и соединен с четвертым выходсм .блока синхронизации, пятый выход которого соединен с входами разрешения записи второго и третьего блоков памяти, вход разрешения записи первого блока памяти соединен с шестым выходом блока синхронизации, информационный
98767
Составитель Е, Ефимова
Техред Л.Сердюкова Корректор Л.Патай
Редактор Е. Папп
Заказ 891/52 Тираж 673 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб,, д, 4/5
Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4
5 12 вход первого блока памяти соединен с выходом второго регистра, а выходс информационным входом первого регистра числа, выход которого соединен с вторым входом блока умножения, выход которого соединен с информационным входом второго блока памяти, выход которого соепинен с информационным входом второго регистра числа, выход которого соединен с входом преобразователя прямого кода в обратный и наоборот, выход которого соединен с вторым .входом первого сумматора, выход которого соединен с первым входом второго сумматора, выход которого соединен с информационным входом третьего блока памяти, выход которого через третий регистр числа соединен с вторым входом второго сумматора, адресный вход третьего блока памяти соединен с выходом второго регистра адреса, выход блока элеме Ргов И соединен с
10 первым входом третьего сумматора, второй вход которого соединен с выходом первого регистра адреса, выход третьего сумматора соединен с адрес- ным входом второго блока памяти.