Регистр сдвига

Регистр сдвига

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при проектировании регистров сдвига на основе приборов с переносом заряда. Целью изобретения является уменьшение потребляемой мощности и упрощение регистра сдвига за счет уменьшения числа транзисторов в блоке регенерации и уменьшения числа тактовых входов регистра сдвига. Поставленная цель достигается тем, что блок регенерации содержит коммутирующий транзистор 11, третий зарядный 7 и первый разрядный 8 транзисторы. 2 ил. 00 00 о о Риг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1511 ф G ll С 19 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОткРытий (21) 3851353/24-24 (22) 05.02.85 (46) 23.03.87. Бюл. № 11 (72) П. А. Копыл, В. П. Рева, A. М. Торчинский и Л. Л. Утяков (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР № 786741, кл. Н 01 L 27/10, 1976.

Патент США № 3979603, кл. Н 03 К 5/18, опублик. 1976.

„„SU„„1298806 А 1 (54) РЕГИСТР СДВИГА (57) Изобретение относится к вычислительной технике и может быть использовано при проектировании регистров сдвига на основе приборов с переносом заряда. Целью изобретения является уменьшение потребляемой мощности и упрощение регистра сдвига за счет уменьшения числа транзисторов в блоке регенерации и уменьшения числа тактовых входов регистра сдвига. Поставленная цель достигается тем, что блок регенерации содержит коммутирующий транзистор 11, третий зарядный 7 и первый разрядный 8 транзисторы. 2 ил.

1298806

1 ф2 — 2Ът

Формула изобретения

Изобретение относится к вычислительной технике и может быть использовано при проектировании регистров сдвига на основе приборов с переносом заряда.

Цель изобретения — уменьшение потребляемой мощности и упрощение регистра сдвига за счет уменьшения числа транзисторов и блоке регенерации и уменьшения числа тактовых входов регистра.

На фиг. 1 приведена принципиальная электрическая схема регистра сдвига; на фиг. 2 — временные диаграммы тактовых импульсов (а, б) и напряжений в узловых точках схемы регистра сдвига (в — з) .

Регистр сдвига содержит элементы 1 памяти (показаны два элемента памяти) и блок

2 регенерации.

Элемент памяти состоит из передающего транзистора 3 и накопительного конденсатора 4. Блок регенерации содержит первый 5, второй 6 и третий 7 зарядные транзисторы, первый 8, второй 9 и третий 10 разрядные транзисторы и коммутирующий транзистор l l. Показаны также информационные вход 14 и выход 15.

Регистр сдвига работает следующим образом.

Под действием тактовых импульсов Фl и

Ф2 (фиг. 2а, б), подаваемых на соответствующие тактовые входы 12 и 13, информация, представленная наличием (1) или отсутствием (О) заряда в накопительных конденсаторах, передается в конечном итоге во время действия тактового импульса Ф2 в накопительный конденсатор 4 последнего элемента 1 памяти.

При отсутствии информационного заряда (О) потенциал в узле г определяется величиной предварительного заряда этого узла транзистором 5 во время действия тактового импульса Ф l и вольтдобавкой, возникающей за счет емкостной связи этого узла с тактовым входом 13. При наличии информационного заряда потенциал этого узла понижается на величину

Л11= Я/(C +С.), где Q — величина информационного заряда;

С вЂ” емкость узла а;

С вЂ” емкость конденсатора 4.

Одновременно происходит также заряд узла у до напряжения

1 ф2 — Ът, где U@q — максимальное значение тактового напряжения Ф2; — пороговое напряжение используемых МДП-транзисторов.

До такого же напряжения заряжается затвор транзистора 11 (узел в). Детектирование состояния заряда конденсатора 4 последнего элемента памяти происходит во время спада импульса Ф2. В первом случае (при отсутствии заряда) транзистор 8 открыт напряжением вольтдобавки и узел разряжается через транзистор 8 одновременно со спадом напряжения Ф2.

При этом в начальной стадии процесса транзистор 1! экранирует узел ь от тактового напряжения Ф2, не позволяя разряжаться затвору транзистора 8.. В конечной стадии процесса запирается транзистор 9 и, следовательно, протекание тока в цепи транзисторов 11 и 9 невозможно.

Во втором случае, если информационный заряд достаточен для того, чтобы компенсировать величину вольтдобавки до такой степени, что в начальной стадии процесса транзисторов 8 оказывается запертым, то при уменьшении напряжения Ф2 до значения открывается цепочка транзисторов 11 и 9 и разряжается узел г, запирая транзистор 8.

B узел д при этом потенциал сохраняется. Импульс тактового напряжения Ф l подготавливает схему к следующему периоду, заряжая через транзистор 5 узел г. При этом транзистор 10 фиксирует нулевой потенциал на затворе транзистора 11, препятствуя протеканию сквозного тока по цепочке транзисторов 5, 9 и 11.

Регистр сдвига, содержащий элементы памяти, каждый из которых состоит из лередающего транзистора и накопительного конденсатора, включенного между затвором и стоком передающего транзистора, причем исток передающего транзистора каждого элемента памяти, кроме первого, соединен со стоком передающего транзистора предыдущего элемента памяти, исток передающего транзистора первого .элемента памяти является информационным входом регистра сдвига, затворы передающих транзисторов нечетных и четных элементов памяти являются соответственно первым и вторым тактовыми входами регистра сдвига, и блок регенерации, состоящий из первого и второго зарядных транзисторов, первого и второго разрядных транзисторов, причем сток и затвор первого зарядного транзистора соединен с затвором передающего транзистора предпоследнего элемента памяти, а исток— со стоком второго разрядного транзистора, затвором первого разрядного транзистора и стоком передающего транзистора последнего элемента памяти, исток второго зарядного транзистора соединен со стоком первого разрядного транзистора, затвором второго разрядного транзистора и является информационным выходом регистра сдвига, отличаюи ийся тем, что, с целью уменьшения потребляемой мощности и упрощения регистра сдвига, блок регенерации содержит коммутирующий транзистор, сток которого соединен с истоком второго разрядного тран1298806

О 9 r

Составитель А. Дерюгин

Редактор А. Сабо Техред И. Верес Корректор О. Луговая

Заказ 751/54 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, 7К вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 зистора, третий зарядный и третий разрядный транзисторы, причем исток третьего зарядного транзистора соединен со стоком третьего разрядного транзистора и с затвором коммутирующего транзистора, а сток и затвор — с истоком третьего разрядного

Цф

lip)

Щ Ь

О

ЦГ т транзистора, стоком и затвором второго зарядного транзистора и с затвором передающего транзистора последнего элемента памяти, затвор третьего разрядного транзистора соединен с затвором передающего транзистора предпоследнего эпемента памяти,