Адаптивный импульсно-кодовый модулятор

Адаптивный импульсно-кодовый модулятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике. Его использование в системах передачи информации позволяет упростить схемную реализацию устройства. Адаптивный импульсно-кодовый модулятор содержит дельта-модулятор 1, генераторы 2,3 импульсов, делитель 4 частоты, реверсивный счетчик 5, дискретизатор 6, элемент И 8, элемент ИЛИ 9 и анализатор 10 сегмента. Введение амплитудного ограничителя 7 и сегментных блоков 11, каждый из которых включает в себя амплитудный ограничитель 12, дельта-модулятор 13, элемент ЗАПРЕТ 14, реверсивный счетчик 15 и элемент И 16,обеспечивает переход на более низкие частоты обработки входного сигнала, что позволяет отказаться от использования СВЧ -элементов при реализации импульсно-кодового модулятора. 1 нл. € (Л 00 О5 ОО СХ) t

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„Я0„„1300638

А1 (51)4 Н 03МЗ 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3881441/24-24 (22) 04.04.85 (46) 30,03,87, Бюл, hl 12 (72) В.А.Клишин, А.А.Лелис, M.В.Морозов и А.В.Соболев (53) 621.395.4 (088.8) (56) Авторское свидетельство СССР

22 790282, кл. Н 03 К 13/01, 1979.

Гуревич В.Э. и др, Импульснокодовая модуляция в многоканальной телефонной связи. N,: Связь, 1973, с. 100. (54) АДАПТИВНЫЙ ИМПУЛЬСНО-КОДОВЫЙ МОДУЛЯТОР (57) Изобретение относится к автоматике и вычислительной технике. Его использование в системах передачи информации позволяет упростить схемную реализацию устройства. Адаптивный импульсно-кодовый модулятор содержит дельта-модулятор 1, генераторы

2,3 импульсов, делитель 4 частоты,. реверсивный счетчик 5, дискретиэатор

6, элемент И 8, элемент ИЛИ 9 и анализатор 10 сегмента. Введение амплитудного ограничителя 7 и сегментных блоков 12, каждый из которых включает в себя амплитудный ограничитель

12, дельта-модулятор 13, элемент

ЗАПРЕТ 14, реверсивный счетчик 15 и элемент И 16,обеспечивает переход на более низкие частоты обработки входного сигнала, что позволяет отказаться от использования СВЧ -элементов при реализации импульсно-кодового модулятора. I ил.! 300638

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи информации с импульсно-кодовой модуляцией (ИКМ). 5

Цель изобретения — упрощение схемной реализации устройства.

На чертеже приведена блок-схема адаптивного импульсно-кодового моду10 лятора.

Импульсно-кодовый модулятор содержит дельта-модулятор 1, первый и второй генераторы 2 и 3 импульсов, делитель 4 частоты, реверсивный счетчик 5, дискретизатор 6, амплитудный ограничитель 7, элемент 8 И, элемент 9 ИЛИ, анализатор 10 сегмента и и сегментных блоков 11, каждый из которых включает в себя амплитудный or- 20 раничитель 12, дельта-модулятор 13, элемент ЗАПРЕТ )4, реверсивный счетчик 15 и элемент И 16, На чертеже показаны вход .17 и выходы 18.

Дельта-модулятор 1 служит для преобразования входного аналогового сигнала в дельта-модулированный (ДИ)

I сигнал. с минимальныч шагом квантования.

Дискретизатор 6 по импульсам ге- З0 нератора 3, частота которых выбрана из угловой теоремы Котельникова, пропускает ИКМ"отсчеты на выходы 18.

Анализатор 10 предназначен для выбора того сегмента закона кодирования (например, закона А-87,6), который соответствует уровню входного сигнала.

Его основу составляет дешифратор, определяющий номер требуемого сегмента. Выходы этого дешифратора под- 40 ключены ко входам соответствующих элементов ИЛИ.

Дельта-модуляторы 13 в сегментных блоках )1 аналогичны дельта-модулятору 1, но выполняют преобразование 45 входного сигнала в ДМ»сигнал с сегментным шагом квантования.

Адаптивньй импульсно-кодовый модулятор работает следующим образом.

Адаптивные ИКХ кодеры в основном применяют линейно-ломанное коипрессирование, при этом для полуволны каждого знака имеется одинаковое число сегментов. В пределах каждого сегмента шаг квантования постоянен. При переходе на соседний сегиеит, соответствующий большему уровню кодируемого сигнала, mar квантования удваивается. Число шагов квантования в пределах каждого сегмента, как правило, одинаково, Для кодируемых мгновенных значений разности полярности, но одинакового абсолютного значения разница только в разделе знака.

В соответствии с этим весь динамический диапазон изменений входного сигнала разбивается íà и сегментов, в пределах которых результирующая обработка входного сигнала осу» ществляется сегментным блоком ll c постоянным (сегментным) шагом квантования сегментного дельта-модулятора

13. При этом i-й сегментный блок ll может обрабатывать входной сигнал в пределах К сегментов линейно-ломаной характеристики закона кодирования.

МаксимаЛьная скорость работы сегментных блоков 11 т.е ° тактовая частота первого генератора 2 импульсов, а следовательно, и всего устройства, будет определяться количество сегментных блоков и должна позволить отслеживать дельта-модулятором 13 максимальный уровень К-го сегмента закона адаптации.

Шаг квантования дельта-модулятора

13 i-го сегментного блока ll зависит от числа и сегментных блоков !1, закона адаптации и, в общем случае, в М раз больше шага квантования дельта-модулятора I. .Следовательно, уровням входного сигнала соответстК вуют — шагов дельта-модулятора 13

i-ro сегментного блока 11, В связи с этим емкость реверсивного счетчика )5 сегментного блока ll приниК мается равной — бит и переполнение

N достижение старшего разряда) этого счетчика может свидетельствовать о достижении порога перегрузки дельтамодулятора 13 в (i-1)-м сегментном блоке !I.

Амплитудный ограничитель 7 и амплитудные ограничители )2 сегментных блоков ) 1 ограничивают максимальный уровень входного сигнала дельта-мо1 дулятора l и дельта-модуляторов 13 сегментных блоков )1 соответственно, В начальный момент времени анализатор 10 сигналами на своих выходах разрешает прохождение выходного дельта-потока с дельта-модулятора 1 на вход реверсивного счетчика 5 через элементы 8 И, ИЛИ 9, делитель 4

1300638 и выходных дельта- потоков дельтамодуляторов 13 в сегментных блоках

11 на входы соответствующих реверсивных счетчиков 15 через соответствующие элементы ЗАПРЕТ 14. 5

При поступлении на вход устройства сигнала, не превышающего порог перегрузки дельта-модулятора 1 переполнения реверсивных счетчиков 15 в блоках 11 не произойдет и обработка 10 входного сигнала будет производиться только дельта-модулятором 1, при этом в зависимости от числа, записанного в реверсивном счетчике 5, анализатор IO изменяется коэффициент !5 деления делителя 4.

При повышении уровня входного аналогового сигнала содержимое счетчиков 5 и 15 растет и, допустим, в старшем разряде счетчика 15 первого 20 сегментного блока ll записывается единица. Это значит, что входной аналоговый сигнал превысил порог пере- грузки дельта-модулятора 1 и обработка должна производится первым сегмент — 25 ным блоком 11 Эта единица с выхода старшего разряда счетчика 15 первого сегментного блока 11 поступает на соответствующий управляющий вход реверсивного счетчика 5 и устанавлива — 30 ет на его выходах код, соответствующий уровню перегрузки дельта-модулятора I. По выходному сигналу счетчика 5 анализатор IO устанавливает коэффициент деления делителя 4 рав- 35 ным единице, запрещает прохождение дельта-потока с дельта-модулятора 1 на вход счетчика 5, а дельта-потока с дельта-модулятора 13 этого сегментного блока 11 через его элемент И 16.40

В дальнейшем коэффициент деления делителя 4 устанавливается анализатором !О в зависимости от выходного сигнала счетчика 5.

При дальнейшем повышении уровня

45 входного сигнала наступит перегрузка дельта-модулятора 13 первого сегментного блока 11 и анализатор 10 аналогичным образом:подключит к результирующей обработке входного сигнлана второй сегментный блок 11 и т.д.

При снижении уровня входного сигнала число в реверсивном счетчике 5 будет уменьшаться и при достижеS5 иии, например, уровня порога перегрузки дельта-модулятора 1, т.е. при переходе границы обработки от первого (— ) сЯ Р

dt макс

dU где—

dt — скорость изменения входного сигнала; — mar квантования; — тактовая частота. °

F

При синусоидальном входном сигнале

dU (Д мехс

Я.,Ц с Я.F (2) где f — частота входного сигнала, U — амилитуда входного сигнала.

Сравнив (1) и (2) получим

F 2Иf.— °

1! (3) Для jjcTpoHcTB с ИКИ HcHQJIss x закон кодирования А 87,6 отношеU ние - 4096, т.е. амплитуда входного сигнала разбивается на 4096 сегментного блока ll к дельту-модулятору 1 анализатор 10 своими управляющими выходами установит максимальный коэффициент деления делителя .4, запретит прохождение на вход счетчика

5 дельта-потока с выхода дельта-модулятора 13 первого сегментного блока 11, а разрешит его прохождение на вход своего сегментного реверсивного счетчика 15 и прохождение дельта-потока с выхода дельта-модулятора на вход счетчика 5.

Аналогичным образом происходит работа устройства при снижении входного сигнала после его возрастания и достижения данным сегментом границы результирующей обработки входного сигнала дельта-модуляторов !3 соседних сегментных блоков 11, В моменты времени, определяемые теоремой Котельникова, второй генератор импульсов 3 разрешает прохождение на.выходы 18 ИКИ сигнала (числа) с выходов реверсивного счетчика

5. Это число (разность положительных и отрицательных импульсов с выходов соответствующего дельта-модулятора 1 или 13) соответствует мгновенному значению входного аналогового сигна-ла в данной точке дискретизации.

Покажем технико-экономическую эффективность изобретения при использовании одного сегментного блока.

Условие перегрузки линейных дельта-модуляторов определяется выраже нием

1300638

Составитель О.Ревинский

Редактор И,Сегляник Техред А.Кравчук Корректор Г.Ренетник

Заказ 1160/56 . Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæroðoä, ул.Проектная,4 уровней (шагов квантования). Следовательно при f = 4 кГц, U G = 4096 тактовая частота дельта-модулятора в известном модуляторе должна быть не менее 102,9 мГц. В предлагаемом 5 устройстве при пороге перегрузки дельта-модулятора l равном 128 уровней и N = 8, тактовая частота делжна быть не менее 6,4 мГц для этого дельта-модулятора 1 и 12,9 мГц для дель10 та-модулятора 3 сегментного блока

ll. Следовательно, максимальная тактовая частота должна быть порядка

13 мГц, что в 8 раз меньше тактовой частоты известного модулятора уже при 15 одном сегментном блоке и в 16 раз меньше при двух сегментных блоках, Следовательно, для реализации предлагаемого устройства не требуется использовать дискретные устройства СВЧ диапазона, которые из-за необходимости борьбы с переходными помехами получаются относительно сложными и громоздкими.

Таким образом, значительное снижение скорости обработки входных сигналов рассматриваемого устройства при незначительном его структурном усложнении позволяет добиться упрощения схемкой реализации.

Формула изобретения

Адаптивный импульсно-кодовый модулятор, содержащий генератор импуль- 35 сов, выход которого соединен с тактовым входом дельта-модулятора, выход которого подключен к первому входу элемента И, элемент ИЛИ, делитель частоты, реверсивный счетчик, выходы которого подключены к соответствующим входам анализатора и информационным входом дискретизатора, второй генератор импульсов, выход которого соединен с тактовым входом дискрети- 45 затора, выходы которого являются выходами модулятора, о т л и ч а ю шийся тем, что, с целью упрощения схемной реализации устройства, в него введены амплитудный ограничитель и и сегментных блоков, каждый из которых выполнен на дельта-модуляторе, реверсивном счетчике, элементе И, элементе ЗАПРЕТ и амплитудном ограничителе, выход которого соединен с информационным входом дельта-модулятора, выход которого подключен к первому входу элемента

И и разрешающему входу элемента ЗАПРЕТ, выход которого соединен с входом реверсивного счетчика, выходы реверсивных счетчиков всех сегментных блоков .подключены к соответствующим установочным входам реверсивного счетчика, второй вход элемента И и запрещающий вход элемента ЗАПРЕТ в каждом сегментном блоке объединены и подключены к соответствующему выходу анализатора сегмента, выходы элементов И всех сегментных блоков подключены к соответствующим входам элемента ИЛИ, выход которого соединен с информационным входом делителя частоты, выход которого подключен к счетному входу реверсивного счетчика, (п + 1)-е и (n + 2)-й выходы анализатора сегмента подключены соответственно к управляющим входам делителя частоты и второму входу элемента

И, выход которого соединен с (п+1)-м входом элемента ИЛИ, выход амплитудного ограничителя соединен с информационным входом дельта-модулятора, тактовые входы дельта-модуляторов всех сегментных блоков объединены и подключены к выходу первого генератора импульсов, .входы амплитудного ограничителя и амплитудных ограничителей всех сегментных блоков объединены и являются входом модулятора,