Устройство для управления инвертором с многоуровневым выходным напряжением

Устройство для управления инвертором с многоуровневым выходным напряжением

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электротехнике и может быть использовано для управления инвертором с многоуровневым выходным напряжением. Целью изобретения является расширение функциональных возможностей. Регулирование частоты выходного напряжения инвертора осуществляется последовательным плавным изменением длительностей крайних на полупериоде импульсов с наименьшей амплитудой. Процесс регулирования частоты и величины выходного напряжения осуществляется при практическом лостоянстве частоты коммутатора вентилей силовой схемы и при постоянной частоте работы силового формирующего трансформатора инвертора. На всем диапазоне регулирования обеспечивается гарантированная продолжительность коммутационных пауз, что повьшает надежность функционирования инвертора . 4 ил. 1 табл. с S (Л со о ел СО

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 Н 02 M 7/48

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ШЛЯ! ю Г"„::А

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 3932039/24-07 (22) 19.07.85 (46) 15.04.87. Бюл. Р 14 (71) Отдел энергетической кибернетики АН МССР (72) О.Г. Булатов, А.А. Журавлев, М.Г. Левин, К.А. Липковский и В.И. Олещук (53) 621 366.727(088.8) .(56) Авторское свидетельство СССР

У 652680, кл. H 02 P 13/18, 1976.

Авторское свидетельство СССР

В 1249675, кл. Н 02 P 13/18, 1983. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ИНВЕРТОРОМ С МНОГОУРОВНЕВЫМ ВЫХОДНЫМ НАПРЯЖЕНИЕМ (57) Изобретение относится к электротехнике и может быть использовано для управления инвертором с многоЛ0,, 04153 А 1 уровневым выходным напряжением. Целью изобретения является расширение функциональных возможностей. Регулирование частоты выходного напряжения инвертора осуществляется последовательным плавным изменением длительностей крайних на полупериоде импульсов с наименьшей амплитудой.

Процесс регулирования частоты и величины выходного напряжения осуществляется при практическом постоянстве частоты коммутатора вентилей силовой схемы и при постоянной частоте работы силового формирующего трансформатора инвертора. На всем диапазоне регулирования обеспечиваетО ся гарантированная продолжительность щ коммутационных пауз, что повышает надежность функционирования инвертора. 4 ил. 1 табл.

1304153

Изобретение относится к силовой преобразовательной технике.

Цель изобретения — расширение функциональных возможностей устройства применительно к его использованию в широкорегулируемых инверторах напряжения с многоуровневым выходным напряжением, формируемым из импульсов неодинаковых амплитуд.

На фиг. 1 изображена функциональ- 10 ная схема устройства управления, на фиг. 2 — диаграммы напряжений, на фиг. 3 — силовая схема инвертора, на фиг, 4 — схема распределителя.

Допустим, что на нижнем частотном диапазоне полуволна выходного напряжения инвертора формируется из пяти импульсов. Источник 1 управляющего напряжения, задающий величину выходного напряжения инвертора, связан с 20 усилителем 2 постоянного тока, коэффициент передачи которого равен 0,5.

Выход источника 1 подключен также совместно с основными источниками 3

- г и 4 постоянного напряжения, количество которых в приведенной схеме равно 2 (т.е. в данном случае n=2), к входам сумматоров 5 и 6 °

Генератор 7 тактовых импульсов, З7 задающий частоту выходного напряжения инвертора, связан с генератором

8 пилообразного напряжения. Амплитуда напряжения генератора 8 фиксируется датчиком 9 амплитуды, сигнал с которого поступает на плюсовой вхс д сумматора 10. Минусовой вход сумматора 10 связан с источником 11 постоянного напряжения. Выход сумматора

10 подключен к входам блоков 12 — 15 сравнения. Другие входы блоков 12 и

13 сравнения соединены соответственно с выхсдами сумматоров 5 и 6.

Выход генератора 8 пилообразного напряжения связан с входами компарирующих блоков 16-21 с выходными формирователями коротких однополярных импульсов. Второй вход компаратора

16 подключен к выходу усилителя 2, а вторые входы компарирующих блоков

17-21 через управляемые ключи 22-26 подсоединены соответственно к источнику 3 постоянного напряжения, выходу сумматора 5, источнику 4, выходам сумматоров 6 и 10. Выходы всех компарирующих блоков через ячейку

ИЛИ 27 связаны с логическим распределителем 28 управляющих импульсов °

Выход блока 14 сравнения соединен с управляющей цепью ключа 22 и с ячейкой И 29, связанной также с инверсным выходом схемы 12 сравнения, Выход блока 15 сравнения подключен к управляющей цепи ключа 24 и к схеме

И 30, соединенной по входу с инверсным выходом блока 13 сравнения. Выходы элементов И 29 и 30 через ячейку ИЛИ 3 1 связаны с управляющей цепью ключа 26. Прямые выходы схем 12 и 13 сравнения присоединены соответственно к управляющим цепям ключей 23 и 25, а инверсные выходы — к элементам И 29 и 30 и к логическому распределителю

28 управляющих импульсов. Источники

3 и 4 постоянного напряжения связаны соответственно с первыми входами сумматоров 32 и 33, на вторые входы которых приходит сигнал с дополнительного источника 11, а выходы которых соединены с входами блоков

14 и 15 сравнения.

Временные диаграммы, поясняющие процесс функционирования устройства, приведены на фиг. 2. Тактовые импульсы генератора 7 тактовых импульсов, задающего частоту выходного напряжения инвертора, поступают на вход генератора 8 пилообразного напряжения, выходной сигнал которого, имеющий постоянную крутизну и изменяющуюся в зависимости от частоты амплитуду, обозначен на фиг. 2 как Ue„„ . Период сигнала П соответствует при этом полупериоду выходного напряжения инвертора. Амплитуда напряжения U noЯ стоянно фиксируется датчиком 9 амплитуды, выходной сигнал которого поступает на плюсбвой вход сумматора

10 и из величины которого в сумматоре

10 производится вычитание небольшого по амплитуде напряжения источника 11. Выходные напряжения укаэанных блоков обозначены на фиг, 2 соответственно как U и U„

1О

Регулирование величины выходного напряжения инвертора осуществляется источником 1 управляющего напряжения.

При этом формирование фронтов центральных на полупериодах импульсов выходной кривой инвертора, имеющих наибольшую амплитуду А „ производится в соответствии с амплитудой напряжения на выходе усилителя 2 постоянного тока (сигнал У на фиг.2), имеющего коэффициент передачи, близкий к 0 5 которое постоянно сопоставляется в компараторе 16 с pàýâåðòûâàþùèì на3 13041 пряжением U, генератора 8. В моменты равенства указанных напряжений компарирующим блоком 16 вырабатываются короткие однополярные импульсы, которые поступают через элемент ИЛИ 27 на логический распределитель 28 управляющих импульсов, при помощи которого производится выдача команд на формирование фронтов центральных выходных импульсов. f0

Аналогично на нижнем частотном диапазоне вырабатываются команды на формирование фронтов выходных импульсов инвертора с меньшими амплитудами. Так, формирование фронтов им- 15 пульсов с амплитудой А > производйтся в моменты равенства напряжений U источника 3 и U сумматора 5 мгновенным значением развертывающего напряжения

U 8. Формирование фронтов крайних на !р полупериоде импульсов, имеющих наименьшую амплитуду A, осуществляется в моменты равенства напряжения U8 и сигналов с выхода источника 4 и сумматора 6. ° !5

Беспрепятственное прохождение сигналов с блоков 3-6 на компараторы 1720 на нижнем частотном диапазоне обе спечивается соответствующим замыканием управляемых ключей 22-25,> осущест-30 вляемом по командам схем 12-15 сравнения (единичйые сигналы на выходах схем 12-15), так как поступающее в этом случае на входы схем 12-15 выходное напряжение сумматора 10 превы- у5 шает амплитуды сигналов, приходящих на другие входы этих блоков. Кривая . выходного напряжения в рассматриваемом случае формируется из пяти импульсов на полупериоде. 40 (Величина напряжений основных источников 3 и 4 выбирается таким образом, чтобы обеспечить близкий к оптимальному гармонический состав 45 ,выходного напряжения в диапазоне пониженных выходных частот инвертора.

В частности, формирование кривой мно.гоуровневого выходного напряжения инвертора может быть осуществлено по законам так называемой амплитудноимпульсной модуляции (АИИ), при которой длительности импульсов кривой выходного напряжения равны между собой, амплитуды выходных импульсов выбираются соответствующим заданием параметров силовой схемы инвертора таким образом, чтобы исключить из спектра выходного сигнала целые массивы пара53 4 зитных гармонических составляющих.

Для реализации на низшем частотном диапазоне законов АИМ величина напряжения U; i-x по порядку основных источников постоянного напряжения устройства должна выбираться в соответ(2i-1) U 8„, ствии с соотношением U.=

2п+1 где U — максимальная амплитуда re8rn нератора пилообразного напряжения 8, соответствующая нижней (начальной) выходной частоте инвертора.

В рассматриваемом случае, когда полуволна выходного напряжения инвертора формируется на начальной частоте из пяти импульсов (п=2), целесоП, образно выбирать U = - - = 0,2U8

3U

U = — - = 0 6U . Коэффициент пере4 5 8ы дачи усилителя 2 должен быть равен при этом 0 5.

Рост частоты следования тактовых импульсов генератора 7 сопровождается пропорциональным изменением амплитуды напряжения U генератора 8, фиксируемой датчиком 9 амплитуды, В процессе позышения частоты напряжение

U на выходе сумматора 10 сначала

1О становится меньше сигнала сумматора

6, затем меньше суммы напряжений источников 4 и 32. Сигналы с выходов блоков 13 и 15 сравнения при этом размыкают ключи: 24 и 25, кривая выходного напряжения инвертора на этом поддиапазоне регулирования формируется из трех импульсов на полупериоде с равными длительностями и амплитудами А,, и А д.

При дальнейшем увеличении частоты сигнал U, становится меньше напряжения U сумматора 5, в соответствии с командой блока сравнения 12 ключ 23 размыкается. На входы элемента И 29 поступают при этом единичные сигналы с выхода схемы 14 сравнения и с инверсного выхода блока

12 сравнения, соответствующий сигнал с выхода ячейки И 29 через элемент

ИЛИ 31 поступает на управляющую цепь ключа 26 и вызывает его замыкание.

Выход сумматора 10 оказывается при этом подключенным к компарирующему блоку 21, формирование фронтов крайних на полупериоде импульсов производится в моменты равенства сигналов

13 и П„ . Этому этапу регулирования

1304153

I0

35

55 частоты инвертора соответствуют временные диаграммы, приведенные на фиг,2.

Дальнейшее увеличение выходной частоты инвертора приводит к дальнейшему плавному уменьшению длительностей крайних на полупериоде выходных импульсов (см.кривую выходного напряжения инвертора U » на фиг. 2). Отме ченное уменьшение длительностей крайних на полупериоде импульсов продолжается с ростом частоты до тех пор, пока амплитуда суммарного сигнала на выходе сумматора 32 не сравняется по величине с напряжением U« сумматора

10, после чего на выходе блока 14 сравнения появляется нулевой сигнал, способствующий размыканию ключа 26, в результате в полуволне выходной кри вой начинает формироваться по одному импульсу с амплитудой A„. Продолжительность крайних на полупериоде импульсов в период времени, предшествующий моменту описанных переключений достигает минимально допустимой величины 8, что соответствует минимальному интервалу времени, необходимому коммутирующим узлам вентилей силовой схемы для восстановления своих запирающих свойств. Общая продолжительность паузы нулевого уровня на границах полупериода на рассмотренном поддиапазоне регулирования ограничивается на уровне значения 28„,„„, что позволяет исключить режимы перегрузки узлов коммутации при смене полярности кривой выходного напряжения, Абсолютная величина интервалаб„„„ зависит от частотных свойств силовых цепей инвертора и составляет для мощных тиристорных схем время порядка 100-200 мкс

Требуемое значение &,„задается в предлагаемом устройстве параметрически соответствующим выбором напряжения смещения дополнительного источника

11 постоянного напряжения, поступающего на сумматоры 10,32 и 33.

После того, как в полуволне выходного сигнала инвертора остается лишь по одному импульсу, дальнейший рост выходной частоты происходит за счет плавного изменения продолжительности пауз нулевого уровня вплоть до момента достижения указанной длительностью значения, считая от начала полупериода, равного8 „ . Величина выходного значения инвертора при этом близка к максимальному значению,и дальнейшее увеличение ча.стоты приводит к последовательному уменьшению абсолютного значения длителЬности импульсов выходного напряжения с максимальной амплитудой А . При уменьшении частоты

I выходного сигнала инвертора описанные процессы повторяются в обратной последовательности:.

Одной из наиболее распространенных разновидностей силовых схем инверторов с многоуровневым выходным напряжением является структура с силовым секционированным трансформатором,упрощенный вариант которой применитель- . но к рассматриваемому случаю формирования трехуровневого выходного напряжения приведен на фиг.3 В инверторном блоке на первичной стороне трансформатора, нагрузкой которого служит первичная обмотка У-,, осуществляется попеременное переключение накрест расположенных вентилей (Т,-Т и Т -Т ), в результате чего в схему попеременно генерируются одноуровневые импульсы обеих полярностей (напряжение U на фиг.2). Формирование многоуровневого выходного напряжения П „„ осуществляется при помощи соответствующих попеременных, осуществляемых син30 хронно с работой вентилей Т;-Т, .йе - ., реключений вентилей Т -Т„, подсоединенных к соответствующим отводам секционированной вторичной обмотки трансформатора. При этом наибольшая амплитуда импульсов на нагрузке А„ наблюдается при включении вентилей

Т и Т, импульсы с амплитудой А

О 1О формируются при включении Т, и Т,импульсы с наименьшей амплитудой А при включении Т и Т б

В соответствии со структурой силовой схемы многоуровневого инвертора строится схема логического распределителя управляющих импульсов системы управления. Один из возможных вариантов построения логического распределителя 28 применительно к приведенной на фиг. 3 структуре силовой схемы инвертора представлен на фиг. 4.

Распределитель содержит в качестве основных узлов программное постоянное запоминающее логическое устройство (ячейку ППЗУ) 34, первая адресная шина которого связана с инверсным выходом блока 12 сравнения, а вторая адресная шина подсоединена через элемент ИЛИ 35 к инверсному выходу блока 13 сравнения ° .!oñëåäoâàòåëüность коротких импульсов, поступаю1304153 8 на выходе конъюнкторов 43-48 в соответствии с порядком поступления логических сигналов на их входы с прямого выхода триггера 36 и с соответ5 ствующих разрядов ячейки ППЗУ 34. ря Последовательность выработки соответствующих команд предварительно подготовленной ячейки ППЗУ 34 в соответствии с сигналами, поступающими на ее адресные шины, отображена в таблиpH IIe. 111IH To I o1IHT 6oTII Z соответствует состоянию системы управления, при котором на инверСных выходах блоков 12 и 13 сравнения имеются нулевые сигналы (на адресных шинах блока 34 А1=0, A2=0), кривая выходного напряжения при этом формируется из максимального количества импульсов с амплитудами А 1. А . Азt

20 йри алгоритме 2 (А1 =1, A2=0) выходс- ная кривая формируется из импульсов с амплитудами А „ и А2, при алгоритме

3 (А1=1, А2=1) на полупериоде выходг- ной кривой формируется по одному имя пульсу с амплитудой А,.

4Рргса

Разряди, боои слой

1 2 5 4- 5 6 7 В А1АГАЗАс ду

1 0 Р 0 0 О 0 0

Р 7 6 д Р 0 0 L7

0 0 1 Р 0 Р 0 0

0 t 0 Р О 0 0 0

7 0 0 0 0 0 0 Ю с7 с7 0 1 0 0 0 0

00000 1 О 0

00 0 0 1 0 0 О

000 1 0 0 1 О

0 0 0 0 0

0 0 0 0 1

000 7О

0 0 0 1 7

0 0 1 0 0

Р О 7 7 0

Р 0 1 7 7

07 001

О 7 0 7 0

0 10

1

5

5 б

8

0 100 0 0 О О

00 10 ОООО

ОООО 10 00

ОООО О 10 О

0 Р О О 1 О 1 О

77

7В

7У

28

71

22

t О О 0 0

7 0 0 О 1

100 10

7 0 0 7 1

7 0 1 0 0

7 0 7 0 7 ъ

1 <1 b ч

Ъ ф

0 0 1 0 70 0 0

0000011 О

7 7 0 0 0

7 7 0 0 1

7 щая от элемента ИЛИ 27, приходит на вход счетного триггера 36, сигнал с инверсного выхода которого через дифференциатор 37 передается на Свход четырехразрядного двоичного счетчика 38, выходы первых трех раз дов которого подсоединены к соответ ствующим адресным шинам ячейки ППЗУ

34,. а выход старшего разряда подклю чен к второму входу ячейки ИЛИ 35.

Сброс счетчиков 38 осуществляется и помощи сигналов с выхода одновибрат ра 39, связанного по входу с выходо седьмого разряда ППЗУ 34 и с диффер циатором 37.

Формирование управляющих импульсов на вентили Т-T инверторного бло ка на первичной обмотке трансформат ра осуществляется в системе при помощи логической части, включающей счетный триггер 40 с прямым и инвер ным выходами, конъюнкторы 41 и 42, связанные с выходом триггера 36 и с дифференциатором 37. Управляющие си налы на вентили Т,-Т, вырабатываютс

Регулирование частоты выходного на-5О пряжения осуществляется последовательным плавным изменением длительностей крайних на полупериоде импульсов с наименьшей амплитудой, наименее информатиВных с позиции влияния на спектр т выходного напряжения. Процесс регулирования частоты и величины Выходного напряжения осуществляется при практическом постоянстве частоты коммутации вентилей силовой схемы и при постоянной частоте работы силового формирующего трансформатора инвертора. На всем диапазоне рег улирования обеспечивается гарантированная продолжительность коммутационных пауз, что облегчает режимы работы узлов коммутации схемы и повышает надежность функционирования инвертора В целом.

Формула

9 13041 изобретения

Устройство для управления инвертором с многоуровневым выходным напряжением, содержащЬе источник управляю- 5 щего напряжения, связанный с усилителем, и источников постоянного напряжения, и блоков сравнения, n+1 основных сумматоров, генератор тактовых импульсов, связанный с генератором f0 пилообразного напряжения, соединенным с датчиком амплитуды пилообразного напряжения, выход генератора пилообразного напряжения подключен к первым входам 2n+1 компарирующих бло- f5 ков с выходными формирователями коротких импульсов, выходы которых через элемент ИЛИ соединены с первым входом распределителя управляющих импульсов, вторые входы всех компари- 20 рующих блоков, кроме первого, через управляемые ключи связаны с источниками постоянного напряжения и с выходами соответствующих основных сумматоров, первый источник постоянного напряжения связан с входом и+1-ro сумматора, выходы основных блоков сравнения подсоединены к управляющим цепям соответствующих ключей, о т л ич а ю щ е е с я тем, что, с целью 30 расширения функциональных возможностей, оно снабжено и дополнительными сумматорами, и дополнительными блоками сравнения с прямыми и инверсными выходами, п элементами И, допол- 35 нительным управляемым ключом, элеме;:— том ИЛИ, дополнительным компарирующим блоком с выходным формирователем коротких импульсов и дополнительным источником постоянного напряжения, 40 причем выход усилителя подсоединен к второму входу первого компарирующего блока, источник управляющего напряжения связан с первыми входами всех основных сумматоров, кроме первого, 45 вторые входы и сумматоров, кроме первого, подключены к соответствующим основным источникам постоянного напряжения, плюсовой вход первого основного сумматора соединен с датчиком50 амплитуды пилообразного напряжения, минусовый вход первого основного сумматора связан с дополнительным источником постоянного напряжения, выход первого основного сумматора присое- 55 динен к первым входам всех блоков сравнения и через дополнительный ключ к первому входу дополнительного ком53 1О парирующего блока, который подсоединен к основному элементу ИЛИ, вторые входы основных блоков сравнения связаны с выходами дополнительных сумматоров, вторые входы дополнительных блоков сравнения соединены с выходами соответствующих основных сумматоров, входы элементов И соединены с выходами соответствующих основных блоков сравнения и с инверсными выходами дополнительных блоков сравнения, которые связаны также с остальными входами распределителя управляющих импульсов, выходы элементов И связаны через дополнительный элемент ИЛИ с управляющей цепью дополнительного ключа, прямые выходы дополнительных блоков сравнения присоединены к управляющим цепям соответствующих основных ключей, второй вход дополнитель\ ного компарирующего блока подключен к выходу генератора пилообразного напряжения, входы дополнительных сумматоров связаны с соответствующими основными источниками постоянного напряжения и с дополнительным источником постоянного напряжения, при этом распределитель управляющих импульсов содержит постоянное запоминающее устройство ПЗУ, содержащее 2n+1 адресных шин и 2n+3 выходных разрядов, одновибратор с коньюнкторным входом, (и+2)-разрядный счетчик со счетным и установочным входами, два счетных триггера, дифференциатор, элемент

ИЛИ и 2n+4 элементов И, причем первый вход распределителя управляющих импульсов связан с входом первого с4етного триггера, прямой выход которого связан с первйми входами всех элементов И, а инверсный выход через дифференциатор присоединен к счетному входу счетчика, к входу второго счетного триггера и к коньюнкторному входу одновибратора, связанному также со старшим разрядом ПЗУ, выход одновибратора присоединен к установочному входу счетчика, младшие разряды счетчика связаны с соответствующими адресными шинами ПЗУ, последний вход распределителя управляющих импульсов, а также старший разряд счетчика связаны с соответствующей адресной шиной ПЗУ через элемент ИЛИ, а остальные входы распределителя управляющих импульсов присоединены к соответствующим адресным шинам ПЗУ непосредственно, прямой и инверсный выходы второго

ll триггера соединены соответственно с вторыми входами второго и первого элементов И, вторые входы остальных элементов И связаны с выходами соответ1304153 12 ствующих разрядов ПЗУ, причем ПЗУ выполнено реализующим функциональную зависимость в соответствии с таблицей.

1304153

%771 7Я н0 2, Ту Жую еиТу и07у у 7р + 7 уу 7

Ф /я 4.

Редактор Е. Копча

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Составитель Q. Парфенова

Техред И.Попович Корректср М.Самборская

Заказ 1322/56 Тираж 661 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Z8, l

1

r !