Устройство для регистрации информации

Устройство для регистрации информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к информационно-измерительной технике и предназначено для регистрации в цифровом виде однократных или редко повторяющихся электрических сигналов и может быть использовано для исследования быстропротекающих однократных процессов в геофизике, ядерНой физике, ультразвуковой акустике, медицине и т.д. Изобретение позволяет повысить точность регистрации путем определения действительных значений порогов преобразования и вычисления уточненных оценок мгновенных значений . Определение действительных значений порогов преобразования перед регистрацией информации уменьшает систематическую составляющую погрешности регистрации, которую определяют временной и температурный дрейф тракта регистрации, а N-кратное квантование одного образцового значения напряжения в режиме тестирования уменьшает погрешность определения действительного значения порога преобразования за счет введения в устройство , содержащее усилитель 1, генератор 10 псевдослучайных чисел, первый цифроаналоговый преобразователь 8, аналоговый сумматор 7, аналого-цифровой преобразователь 11, первый блок 12 памяти, блок 17 управления , цифровой фильтр 9, коммутатор 2, второй цифроаналоговый преобразователь 3, блок 15 сравнения, двух счетчиков 6 и 8, двух регистров 14 и 4, сумматора 5, второго блока 19 памяти и двух мультиплексоров 16 и 20. 1 з.п. ф-лы, 2 ил. i сл оз о 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 Н 03 М 1/! 2!

ЩРс, с ц

1 -4%

Р

Wg»

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 39 20053/24-24 (22) 04,07.85 (46) 15.04.87. Бюл. М - 14 (71) Специальное конструкторское бюро научного приборостроения с опытным производством Института механики полимеров АН ЛатвССР (72) Р.Л.Смильгис и М.А.Злстс (53) 68).325 (088.8) (56) Злектроника, 1982, 11" 8, с. 5460.

Авторское свидетельство СССР

Р 720714, кл. Н 03 M 1/46, 1978 (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ИНФОРМАЦИИ (57) Изобретение относится к информационно-измерительной технике и предназначено для регистрации в цифровом виде однократных или редко повторяющихся электрических сигналов и может быть использовано для исследования быстропротекающих однократных процессов в геофизике, ядериой физике, ультразвуковой акустике, медицине и т.д. Изобретение позволяет повысить точность регистрации путем определения действительных значений

„SU 1 41 0 порогов преобразования и вычисления уточненных оценок мгновенных значений. Определение действительных значений порогов преобразования перед регистрацией информации уменьшает систематическую составляющую погрешности регистрации, которую определяют временной и температурный дрейф тракта регистрации, а N-кратное квантование одного образцового значения напряжения в режиме тестирования уменьшает погрешность определения действительного значения порога преобразования за счет введения в устройство, содержащее усилитель l, генератор 10 псевдослучайных чисел, первый цифроаналоговый преобразователь 8, аналоговый сумматор 7, аналого-цифровой преобразователь ll первый блок 12 памяти, блок 17 управления, цифровой фильтр 9, коммутатор 2, второй цифроаналоговый преобразователь 3, блок 15 сравнения, двух счетчиков 6 и 8, двух регистров

l4 и 4, сумматора 5, второго блока

19 памяти и двух мультиплексоров 16 и 20. 1 з.п, ф-лы, 2 ил.

1304170

Изобретение относится к информационно-измерительной технике, в частности к приборам для регистрации в цифровом виде однократных или редко повторяющихся электрических сигна- 5 лов, и может быть использовано для исследования быстропротекающих однократйых процессов.

Цель изобретения — повышение точности регистрации за счет определения действительных (реальных) значений порогов (уровней) преобразования и вычисления уточненных оценок мгновенных значений, с. f5

На фиг.l изображена функциональная схема устройства для регистрации; на фиг.2 — структурная схема блока управления.

Устройство для регистрации инфор- 20 мации содержит .усилитель 1, коммутатор 2, первый цифроаналоговый преобразователь 3, первый регистр 4, сум-. матор 5, первый счетчик 6, сумматор

7, второй цифроаналоговый преобра- 25 зователь 8, цифровой фильтр 9, генератор 10 псевдослучайных чисел, аналого-цифровой преобразователь ll первый блок 12 памяти, блок 13 форми-, рования адреса, второй регистр 14, 30 блок 15 сравнения, первый мультиплексор 16, блок 17 управления, второй счетчик 18, второй блок 19 памяти, второй мультиплексор 20. Четвертый выход блока 17 управления подключен к стробирующему входу аналого-цифрового преобразователя 11, а пятый выход блока 17 управления соединен с входом разрешения записи блока 12 памяти. Выход сумматора 5 подключен к 10 информационному входу блока 19 памяти, а его выход соединен с вторым входом цифрового фильтра 9, выход которого является выходом устройства.

Блок 17 управления содержит блок

21 задания кодов, регистр 22, два арифметическо-логических блока 23 и 24, мультиплексор 25, цифровой компаратор 26, генератор 27 тактовых импульсов, управляемый делитель 28 частоты, четыре элемента И 29-32, три триггера 33-35, формирователь 36 импульсов и делитель 37 частоты.

Устройство работает следующим обо разом, 55

Устройство для регистрации информации может работать в трех режимах: тестирования, регистрации и считывания записанной информации. Отличие работы устройств". в режиме тестирования от работы в режиме регистрации состоит в том, что в режиме тестирования регистрируются образповые значения напряжений первого цифроаналогового преобразсвателя 3, Перед регистрацией информации производится тестирование устройства с целью, определения действитегп,ных значений порогов квантования аналого-цифрового преобразователя 11 и последующего вычисления оценок мгновенного значения, в зависимости от полученного результата квантования. Режим тестирования выбирается на блоке 21 нажатием переключателя "Проверка". Блок 21 гредставляет собой набор средств уг.:равления, а именно кнопок и переключателей, при нажатии переключателя

"Проверкд" с шестого выхода блока

2l через третий выход блока 17 управления подается сигнал, соответствующий "1". При этом блокируется управляющий вход генератора 10 псевдослучайных чисел, находящегося B нулевом состоянии, а к входу аналогоцифрового преобразователя 11 через аналоговый сумматор и коммутатор 2 подключается выход первого цифроаналогового преобразова .еля 3. Далее на блоке 21 кодовым переключателем выбирается частота регистрации. Соответствующий ей код, выбранный кодовым переключателем, < пятого выхода блока 21, поступает на управляющий вход управляемого делителя 28 частоты, посредством которого частота генератора 27 тактовых импульсов делится на 2, где I — выбранное кодовым

E переключателем число. После этого в блоке 21 кодовым переключателем "Приращение" и переключателем "Нарастание — спад" выбирают=я условия нача— ла регистрации, включающие соответственно приращение регистрируемого сигнала и его фронт. Соэтветствующий выбранному приращению код и выбранному фронту логически:3 сигнал по первому и второму выходам блока 21 поступают на цифровой компаратор 26. В режиме тестирования кодовый переключатель "Приращение" устанавливается в нулевое состояние. При нажатии в блоке 21 кнопки "Подготовка" триггер 35 устанавливается в единичное состояние, приводя устройство в готовность для регистрации информации.

Перед началом регистрации приводятся

1304 в нулевое состояние счетчики 6 и 18, регистры 4 и 14 и устанавливается код, равный "1", блоку 10.

При нажатии на пульте 21 управления кнопки Разрешение записи/считывания" формирователем 36 импульсов формируется импульс длительностью меньше t А, где t — период генератора 27 тактовых импульсов, А — количество отсчетов, записываемых в блок f0

12 памяти. Сформированный импульс через элемент И 31 устанавливает в единичное состояние триггер 33, разрешающий при выполнении условий начала регистрации начать регистра- f5 цию.

Импульс "Пуск" вырабатывает цифровой компаратор 26 при превышении приращения регистрируемого сигнала выбранного приращения соответствую- 20 щего фронта, Перед началом регистрации кнформаUHH регкстркруемыи аналоговыи сигнал 25 квантуется аналого-цифровым преобразователем 11 выбранной частоты регистрации, поступающей с выхода управляемого делителя 28 частоты по четвертому выходу блока 17 управле30 ния. Каждый результат квантования поступает через второй вход блоков 17 управления на входы арифметическо-логических блоков 23 и 24, посредством которых определяется U о—

Uz и U, — U<, где U 1, -предыдущий

35 результат квантования, хранящийся в регистре 22, Если Uö — U,а О, то арифметическо-логический блок 23 на выходе переполнения формирует сигнал, 40 который одновременно с полученной разницей U, -U арифметическо-логическим блоком 24 подается через мультиплексор 25 на третий и четвертый входы цифрового компаратора 26

45 для сравнения с выбранными условиями начала регистрации. Если же U< -Ц, О

7 то на цифровой компаратор 26 поступает разница, полученная аркфметическо-логическим блоком 23. Так как при50 ращение сигнала в режиме тестирования выбирается равным нулю, то со следующим тактовым импульсом регистрации после разрешения записи цифровым компаратором 26 формируется импульс, который через элемент И 29

55 устанавливает в единичное состояние триггер 34, разрешающий проход через элемент И 32 по первому выходу

17О 4 блока 1 / управления импульсов стробирования блока 15 сравнения.

Во время режима тестирования счетчиком 6 и цифроаналоговым преобразователем 3 формируются 2 -1 значения к образцового напряжения U „, которые через коммутатор 2 и аналоговый сумматор 7 поступают на аналого-цифровой преобразователь 11 и квантуются выбранной частотой, где п = 1,2,..., k

2 -l, k — количество разрядов первого цифроаналогового преобразователя 3. Каждое значение напряжения U0 N раэ квантуется и каждый полученный результат U „ сравнивается блоком 15 сравнения с искомым порогом квантования m сформированным блоком 13, где m=1,2,...,2, где р — количество разрядов аналого-цифрового преобразователя 11 ° Счетчиком 18 подсчитывается число раз совпадения кода результата квантования Uas c кодом искомого порога m. Если в течение N тактов, задаваемых делителем

37 частоты, счетчик 18 не переполнится, т.е. количество раз U „ =ïi меньше или равно N/2, то после N тактов счетчик 18 сбрасывается и к результату счетчика 6 прибавляется единица — формируется следующее значение напряжения U „ и N-тактовый цикл преобразования — сравнения повторяется. Если в течение N тактов число раэ U < = m больше N/2, то счетчик 18 формирует сигнал, который в адрес, равный m-l, блока 19 памяти записывает уточненную оценку л мгновенного значения U, равную п +П о величине - --- — -"--, где U „— код

m-го порога квантования, О„- код (ш-1)-го порога квантования. Эта величина определяется сумматором 5.

При этом код адреса m-1 и код велиI чины U „хранятся соответственно в регистре 14 и в регистре 4. Деление на два осуществляется переносом запятой на один разряд. После записи

Ы в блок 19 памяти тем же сигналом счетчика 18 в регистры 14 и 4 записываются соответственно m и Uù, а к содержимому блока 13 через мультиплексор 16 добавляется единица, т.е, устанавливается следующий искомый порог квантования. Аналогичным образом определяются и в блок 19 памяти записываются все остальные уточненные оценки мгновенного значения Б»,.

1304!70

Сигнал окончания тестирования формирует блок 13 в (m+1)-ый такт. Зтот сигнал сбрасывает триггеры 33, 34 и 35, и режим тестирования прекращается. Устройство готово для регистрации информации.

Выбор параметров режима регистрации и последовательность управления при регистрации информации аналогичны режиму тестирования. Разница состоит только в том, что условия начала регистрации могут быть выбраны любыми. Поэтому после нажатия в блоке

21 кнопки "Разрешение записи/считывания регистрация информации в блок

l2 памяти начнется только после того, как приращение регистрируемого сигнала превысит выбранное приращение заданного фронта.

При регистрации информации аналоговый сигнал Ц масштабируется усилителем 1 и через коммутатор 2 поступает на один вход аналогового сумматора 7. На вычитающий вход аналогового сумматора 7 подается нормированный по величине кванта q аналого-цифрового преобразователя ll вспомогательный случайный сигнал, формируемый на каждый такт выбранной частоты регистрации генератором 10 псевдослучайных чисел и цифроаналоговым преобразователем 8. Полученная разница на выходе аналогового сумматора 7 квантуется аналого-цифровым преобразователем 11.

В исходном состоянии обнуляется гене.— ратор 10 псевдослучайных чисел и блок 13 формирования адреса, После начала регистрации полученные аналого-цифровым преобразователем ll мгновенные значения разницы регистрируемого сигнала и вспомогательного случайного сигнала последовательно записываются в блок 12 памяти, после заполнения которого блок 13 вырабатывает импульс переполнения, поступающий на первый вход блока 17 управления. Зтим сигналом сбрасываются триггеры 33,35 и 34, и режим регистрации информации прекращается. Устройство переходит в реж.м хранения зарегистрированной информации, Для считывания хранимой информации в блоке 21 кодовым переключателем выбирается частота считывания переключателем, которым выбиралась частота регистрации, После этого нажатием кнопки "Разрешение записи/ считывания" формирователем 36 импульсов вырабатывается импульс, который через элемент И 30 устанавливает в единичное состояние триггер 34, разрешающий проход через элемент И 32 импульсов выбранной частоты. В исходном состоянии генератор 10 псевдослучайных чисел и блок 13 формирования адреса находится в нулевом состоянии.

После прихода каждого импульса считывания из блока 12 памяти считывается

10 очередное слово хранимой информации, которое через мультиплексор 20 поступает на адресные входы блока 19 памяти. В зависимости от зарегистрированного слова информавии на выходе

15 блока 19 памяти считывается уточненная оценка мгновенного значения, которая поступает на один вход цифрового фильтра 9. На второй вход цифрового фильтра 9 как дробная часть

20 мгновенного значения подается код вспомогательного случайного сигнала, который использовался при получении данного отсчета во время регистрации информации ° На выходе цифрово2S го фильтра 9 выделяются уточненные мгновенные значения зарегистрированного сигнала ° После формирования блоко» 13 импульса переполнения считывание прекращается и усIpoHeTBQ переЗО ходит в режим хранения информации °

Формул а изобретения

1. Устройство для регистрации информации, содержащее усилитель, вход которого является входной шиной, последовательно соединенные генератор псевдослучайных чисел, первый цифроаналоговый преобразователь, 40 аналоговый сумматор, аналого-цифровой преобразователь и первый блок памяти, а также блок управления, первый выход которого псдключен к тактовому входу генератора псевдослу— чайных чисел и к управляющему входу первого блока памяти, выходы генератора псевдослучайными чисел подключены к c00тветствукщим первым входам цифрового филь Iра, выходы коSQ торого являются выходяblMH шинами, о т л и ч а ю щ е е с я тем, что, с целью повышения точности регистрации информации, введены блок формирования адреса, KQMI утатор, второй цифроаналоговый преобразователь, блок сравнения, два счетчика, два регистра, сумматор, второй блок памяти и два мультиплексора, причем выход усилителя подключен к первому входу

130ч! 70 коммутатора, второй вход которого подключен к выходу второго цифроаналогового преобразователя, а выход соединен с вторым входом аналогового сумматора, входы второго цифроаналогового преобразователя объединены с соответствующими информационными входами первого регистра, первыми входами сумматора, вторыми входами соединенного с соответствующими вы- 10

Ф ходами первого регистра, и подключеV ны к соответствующим выходам первого счетчика, счетный вход которого объединен с входом сброса второго счетчика и подключен к второму выхо- !5 ду блока управления, третий выход которого подключен к управляющему входу коммутатора, к управляющему входу генератора псевдослучайных чисел, к входу разрешения записи вто- 20 рого блока памяти, к входу .управления первого мультиплексора и к входу управления второго мультиплексора первые информационные входы которого соединены с выходами второго ре-25 гистра, а вторые информационные входы — с выходами первого блока памяти, первый выход блока управления соединен с первым информационным входом первого мультиплексора и с входом 30 стробирования блока сравнения, выход первого мультиплексора подключен к тактовому входу блока формирования адреса, первый выход которого соединен с первым входом блока управ-35 ления, вторые входы которого объединены с первыми информационными входами блока сравнения и подключены к выходу аналого-цифрового преобразователя, а вторые информационные входы 40 блока сравнения объединены с информационными входами второго регистра, адресными входами первого блока памяти и подключены к вторым выходам блока формирования адреса, выход 45 блока сравнения подключен к счетному входу второго счетчика, выход которого соединен с вторым информационным входом первого мультиплексора, с управляющими входами первого 50 и второго регистров и с управляющим входом второго блока памяти, входы адреса которого подключены к выходам второго мультиплексора, информационные входы второго блока памяти соединены с выходом сумматора, а выходы подключены к вторым входам цифрового фильтра, четвертый выход блока управления подключен к стробирующему входу аналого-цифрового преобразователя, а пятый выход соединен с входом разрешения записи первого блока памяти.

2. Устройство по и.1, о т л и ч а ю щ е е с я тем, что блок управления выполнен на блоке задания кодов, регистре, двух арифметическологических блоках, мультиплексоре, цифровом компараторе, генераторе тактовых импульсов, управляемом делителе частоты, четырех элементах И, делителе частоты, трех триггерах и формирователе импульсов, первые и второй выходы блока задания кодов подключены к соответствующим первым и второму входам цифрового компаратора соответственно, третьи входы которого соединены с соответствующими выходами мультиплексора, четвертый вход объе— динен с управляющим входом мультиплексора, выходом переноса первого арифметическо-логического блока, первые информационные входы мультиплексора подключены к соответствующим выходам первого арифметическо-логического блока, а вторые информационные входы соединены с соответствующими выходами второго арифметическо-логического блока, первые входы которого объединены с первыми входами первого арифметическо-логического блока, информационными входами регистра и являются вторыми входами блока управления, первым входом которого являются входы установки в ."0" первого, второго и третьего триггеров, прямой выход первого триггера подключен к первому входу первого элемента И, второй вход которого подключен к выходу цифрового компаратора, пятый вход которого объединен с входом управления регистра, первым входом второго элемента И и подключен к выходу управляемого делителя частоты и является четвертым выходом блока управления, выход первого элемента И соединен с первым входом установки в "1 второго триггера, второй вход установки в ""1" которого подключен к выходу третьего элемента

И, первый вход которого объединен с первым входом четвертого элемента И и подключен к выходу формирователя импульсов, вход которого подключен к третьему выходу блока задания кодов, четвертый выход которого подключен к входу установки в "1" треть1 304170

Составитель И.Романова

ТехРед И.Попович

Корректор Е.Рошко

Редактор М,Товтин

Тираж 902 Подписнсе

Ь? ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, ?1(-35, Раушская наб., д.4j5

Заказ !324/57

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 его триггера, инверсный и прямой выходы которого соединены, соответственно, с вторым входом третьего эле,мента И и вторым входом четвертого элемента И, причем прямой выход 5 третьего триггера является пятым выходом блока управления, выход четвертого элемента И соединен с входом установки в "1" первого триггера, пятые выходы блока задания кодов соеди- 0 иены с соответствующими управляющими входами управляемого делителя частоты, тактовый вход которого соединен с выходом генер,lтора тактовых импульсов, прямой выход второго триггера подключен к второму входу второго элемента И, выход которого соединен с входом делителя частоты и является первым выходом блока управления, а выход делителя частоты является вторым выходом блока управления, выходы регистра подключены к соответствующим вторым входам первого и второго арифметическо-логических блоков,а шестой выход блока заданиякодовяв— ляется третьим выходом блока управления.