Устройство для решения дифференциальных уравнений

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой вычислительной технике, а именно к устройствам для обработки цифровых данных, и может быть использовано при решении дифференциальных уравнений в частных производных. Цель изобретения - повышение быстродействг Я - устройства.Поставленная цель достигается тем, что устройство содержит блок 1 ввода-вывода, блок 2 управления, двунаправленной переп блоков дачи данных первой группы (где п - порядок соответствующей системы линейных алгебраических уравнений),п блоков 4,- 4f, двунаправленной передачи данных второй группы, п решающих блоков 5,- 5 первой группы, п решающих блоков ., второй группы. 8 ил. из

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (58 4 G 06 F 15/328 фиг t

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3662056/24-24 (22) 11. 11.83 (46) 23.04.87. Бюл. К- 15 (71) Институт проблем моделирования в энергетике АН УССР (72) И.Ф.Кабанец, И.И.Петров, A.Е.Степанов и А.И.Яцунов (53) 681.3(088.8) (56) Авторское свидетельство СССР

8 - 620980, кл. С 06 F 15/328, 1975.

Авторское свидетельство СССР

Ф 1134949, кл. G 06 F 15/32, 1982. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ (57) Изобретение относится к цифровой вычислительной технике, а именно к

ЛК„1305 710 А 1 устройствам для обработки цифровых данных, и может быть использовано при решении дифференциальных уравнений в частных производных. Цель изобретения — повышение быстродействгя устройства. Поставленная цель достигается тем„ что устройство содержит блок ввода-вывода, блок 2 управления, и блоков 3 — 3„ двунаправленной передачи данных первой группы (где n— порядок соответствующей системы линейных алгебраических уравнений), п блоков 4, — 4 двунаправленной передачи данных второй группы, и решающих блоков 5, - 5 первой группы, п решающих блоков 6, †. 6д второй группы. 8 ил.

1305710

Д2Ц

3t Эхг Зуг заданного в единичном квадрате (О с х

<1; 0 < у с 1), аппроксимируемого методом конечных разностей с использованием локальноодномерных схем в виде

Я 1 2

-2U +U,, тг э (2) Изобретение относится к цифровой вычислительной технике, в частности к устройствам для обработки цифровых данных, и может быть использовано для решения дифференциальных уравнений з 5 частных производных.

Целью изобретения является повышение достоверности результатов решения уравнений.

На фиг.1 представлена структурная схема устройства; на фиг.2 — схема блока управления; на фиг. 3 — схема блока двунаправленной передачи данных первой группы; на фиг.4 — схема блока двунаправленной передачи данных второй группы; на фиг.5 — схема решающего блока первой группы; на фиг.6 схема решающего блока второй группы; на фиг.7 и 8 — алгоритмы работы устройства.

Устройство для решения дифференциальных уравнений содержит блок I ввода-вывода, блок 2 управления, блоки

3 — 3 двунаправленной передачи данных ь

25 первой группы, блоки 4, — 4 двунаправленной передачи данных второй группы, где n — порядок соответствующей системы линейных алгебраических уравнений, решающие блоки 5„ — 5„ первой группы, решающие блоки 6, — 6„ второй группы, информационную шину 7, шину 8 чтения, шину 9 запросов, информационную шину

10, адресную шину 11, шину 12 записи, информационную шину 13, шину 14 записи, адресную шину 15, информационнукшину 16, шину 17 чтения, шину 18 запроса решающего блока, шину 19 запроса решающего блока, информационную шину

20, шину 21 чтения, шину 22 запроса, информационную шину 23, адресную шину "0

?4 и шину 25 записи. о

Блок 2 управления содержит узел 26 памяти., буфер 27 ввода-вывода, состоящий из двух групп ключей, регистр 28 . адреса, регистр 29 команд, регистр 30 текущей погрешности, счетчик 31 команд, дешифратор 32 команд, сумматор

33, узел 34 синхронизации, регистр

35 допустимой погрешности.

",е е " .,е

Блок 3 двунаправленной передачи данных содержит первый регистр 36, первую группу ключей 37, первый элемент И 38, первый дешифратор 39, второй регистр 40, вторую группу ключей

41, второй элемент И 42, второй дешифратор 43, третий и четвертый элементы И 44 и 45.

Блок 4 двунаправленной передачи данных содержит три регистра 46-48, три группы ключей 49-51, четыре дешифратора 52-55, четыре элемента И 56-59.

Решающий блок первой группы содержит регистр 60, распределитель 61 импульссв, регистр 62, регистр 63, дешифратор 64 команд, счетчик 65 команд, сумматор 66, регистр 67 команд, регистр 68 адреса, регистр 69 частичного результата, ключи 70, первой группы, ключи 70 второй группы, узел 71 памяти.

Решающий блок второй группы содержит регистр 72, распределитель 73 импульсов, регистр 74 второго операнда, регистр 75 первого операнда, дешифратор 76 команд, счетчик 77 команд, сумматор 78, регистр 79 команд, регистр

80 адреса, регистр 81 частичного результата, первую группу ключей 82<, вторую группу ключей 82, узел 83 памяти.

Устройство работает следующим образом.

В исходном состоянии в узле 26 памяти блока 2 управления, узле 83 памяти блока 6 и узле 71 памяти блока

5 записаны обрабатывающие программы, массивы коэффициентов„ начальные и граничные условия.

Рассмотрим работу устройства на примере решения двумерного уравнения параболического типа

t 3" 2

1 °

Решение содержит два этапа: одномерной задачи (2) методом

) .1 )+t

-2U, <> +О; е», уг (Э) решение ки для каждой из координат 1 с помопрогон- щью блоков 5< — 5„, а также решение

М1„= с — ; а

a8;+ f; 10 « L 2. ° с -ОС;а

Устройство для решения дифференциальных уравнений, содержащее блок уп-равления, блок ввода-вывода, первую группу из и решающих блоков, где и порядок системы соответствующих линейных алгебраических уравнений, первую группу из и блоков двунаправленной передачи данных, первый и второй выходы блока управления подключены соответственно к первым информационным входам и к первым управляющим входам и блоков двунаправленной передачи данных первой группы, третий выход блока управления подключен к вторым информационным входам и блоков двунаправленной передачи данных первой

3 1305 одномерной задачи (3) методом прогонки для каждой из координат i с помощью блоков 5, — 5„.

Решение одномерной задачи методом прогонки сводится к вычислениям по формулам (для каждого временного слоя) (аналогичные формулы для второго этапа) .

f5

Решение задачи включает следующие этапы: загрузку исходных данных (коэф-. фициентов, граничных условий и т.д.) из блока 1 ввода-вывода в узел 26 памяти блока 2 управления; решение исходного уравнения в блоках 5, — 5„ и параллельное вычисление погрешности . в блоках 6< — 6„; выдачу полученного результата. из узла 26 памяти блока 2 в блок 1 ввода-вывода.

Блок 2 управления вырабатывает по шине 11 адрес блока 3,, по шщ е l2 сигнал "Запись", по которому слово из узла 26 памяти блока 2 по информационной® шине 10 записывается в регистр 40 блока 3 . При этом с выхода элемента

И 45 сигнал "Запрос" по шине 18 поступает в распределитель 61 импульсов блока 5, . По этому сигналу блок 5 обращается к блоку 3 как к внешнему устройству и считывает информацию с регистра 40 через ключи 41 по шине 16 в узел 71 памяти блока 5,. При считывании информации на выходе элемента

И 38 появляется ответный сигнал, который по шине 9 передается в блок 2 угравления, который переходит к передаче следующих слов из собственного узла памяти в решающий блок аналогично описанному.

Таким образом, вся исходная информация загружается в узел 71 памяти

I, блока 5<, который последней командой передаваемого массива запускается на выполнение функциональной программы.

Затем блок 2 переключается через блок

3 к второму блоку 5, загружает исходной информацией узел 71 памяти и передает ему управление на выполне- 55 ние функциональной программы, а в это время блок 2 управления переклю- . чается к следующему блоку 5 и таким образом все п блоков 5 со смещением

710 4 во времени параллельно выполняют собственные программы. Затем аналогично подготавливаются к работе блоки 6 —

6> через соответствующие блоки

4 . Для этого блок 2 управления по шинам 11 выставляет адрес соответствующего блока 4, по шине 12 — сигнал "Запись", а по шине 10 — данные, которые записываются в регистр 46.

По шине 22 сигнал "Запрос" поступает в блок 6, который выставляет адрес по шине 23 и сигнал "Чтение" по шине

21, и считывает через ключи 49 и шину 20 информацию в узел 83 памяти.

Взаимодействие блоков 5 с блоком

2 управления и блоками 6 отражены на фиг. 7 и 8.

Рассмотрим более подробно, как осуществляется передача данных из блока 5 в блок 2 и в блок 6, которые являются внешними устройствами по отношению к блоку 5. Для этого блок 5 выставляет по шине 15 адрес блока 3 или блока 4 в зависимости от того, что является приемником информации, по шине 14 сигнал "Запись", а по шине

13 — данные. В соответствующий регистр 36 ввода и регистр 48 записывается информация, а по шине 9 или

19 поступает запрос в соответствующий блок.

Соответствующий блок по адресной шине- 11 (или 24) и управляющей шине 8 (или 21) выставляет сигналы и через ключи 37 шины 7 (или 20) считывает информацию в собственный узел памяти.

Аналогично информация из блока 6 через регистр 47, ключи 50 и шину 7 блока 4 передается в блок 2 управления.

Формула изобретения t 305710 группы, информационный вход блока управления подключен к первым выходам и блоков двунаправленной передачи данных первой группы, второй управляющий вход, третий информационный вход и третий управляющий входы i-ro бло-ка двунаправленной передачи данных первой группы подключены соответственно к первому, второму и третьему информационным выходам i-ro решающего 10 блока первой группы, второй выход

i-го блока двунаправленной передачи данных первой группы подключен к информационному входу i-го решающего блока первой группы, третий выход i5

i-го блока двунаправленной передачи данных первой группы подключен к входу запроса i-го решающего блока первой группы, при этом каждый блок двунаправленной передачи данных первой 20 группы содержит первую и вторую группы ключей, первый и второй регистры, выход первого регистра блока. двунаправленной передачи данных первой группы подключен к информационным входам ключей первой группы, блока двунаправленной передачи данных первой группы, выходы которых объединены и подключены к первому выходу блока двунаправленной передачи данных первой З0 группы, первый информационный вход блока двунаправленной передачи данных первой группы подключен к информационному входу второго регистра блока двунаправленной передачи данных пер- 35 вой группы, информационные входы ключей второй группы двунаправленной передачи данных первой группы объединены и подключены к выходу второго регистра блока двунаправленной передачи 49 данных первой группы, выходы ключей второй группы блока двунаправленной передачи данных первой группы объединены и подключены к второму выходу блока двунаправленной передачи данных 45 первой группы, при этом блок двунаправленной передачи данных второй группы содержит первую и вторую группы ключей, первый и второй регистры, первый информационный вход блока двунап- 50 равленной передачи данных второй группы подключен к информационному входу первого регистра блока двунаправленной передачи данных второй группы, выход первого регистра блока двунаправ- 55 ленной передачи второй группы подключен к информационным входам ключей первой группы блока двунаправленной передачи данных второй группы, выходы ключей первой группы блока двунаправленной передачи данных второй группы подключены к первому выходу блоха двунаправленной передачи данных второи группы, Второи информационныи вход блока двунаправленной передачи данных второй группы подключен к информационному входу второго регистра J блока двунаправленной передачи второй группы, выход второго регистра блока двунаправленной передачи второй группы подключен к информационным входам ключей второй группы блока двунаправленной передачи второй группы, выходы ключей второй группы блока двунаправФ ленной передачи второй группы объединены и подключены к второму выходу блока двунаправленной передачи данных второй группы, при этом блок управления содержит узел памяти, счетчик команд, регистр адреса, регистр команд, дешифратор, узел синхронизации, сумматор, первый и второй регистры, первый выход узла синхронизации подключен к входу чтения узла памяти и к первому выходу блока управления, второй выход блока синхронизации подключен к счетному входу счетчика команд, к входу записи регистра адреса и к входу считывания первого регистра выход счетчика команд подключен к информационному входу регистра адреса, выход которого подключен к адресному входу узла памяти и второму выходу блока управления, выход регис" тра команд подключен к входу дешифратора команд, выход которого подключен к входу запуска узла синхронизации, выходыпервого и второго регистров подключены соответственно к первому и второму информационным входам сумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены с первого по и-й решающие блоки второй группы, с первого по и-й блоки двунаправленной передачи данных второй группы четf

9 вертые выходы блоков двунаправленной передачи данных первой группы и тре" тьи выходы блоков двунаправленной передачи данных второй группы подключены к входу запуска блока управления, четвертый выход блока управления подключен к четвертым управляющим входам блоков двунаправленной передачи данных первой группы и к первым управдяюшим вхопам блоков двунаправленной

1305710

35

7 передачи данных второй группы, четвертый информационный вход i-го блока двунаправленной передачи данных первой группы и третий информационный вход i-го блока двунаправленной пере- 5 дачи данных второй группы подключены к четвертому информационному выходу

i-ro решающего блока первой группы, первый и второй выходы блока управления подключены соответственно к первым информационным входам и вторым управляющим входам блоков двунаправленной передачи данных второй группы, третий выход блока управления подключен к четвертым информационным входам блоков двунаправленной передачи данных второй группы, вторые выходы бло— ков двунаправленной передачи данных второй группы объединены и подключены к информационному входу блока управления, пятый информационный„ третий управляющий и четвертый управляющий входы i-го блока двунаправленной передачи данных второй группы подключены соответственно к первому, второму и третьему информационным выходам

i-го решающего блока второй ;руппы, четвертый информационный выход i ãî решающего блока второй группы подключен к второму информационному входу

i-ro блока двунаправленной передачи данных второй группы, первый, третий и четвертый выходы i-го блока двунаправленной передачи данных второй группы подключены соответственно к информационному входу х-го решающего блока второй группы, к входу признака запроса блока управления и к первому входу запроса i-ro решающего блока второй группы, первый и второй выходы i-го решающего блока первой группы подключены соответственно к пятому управляющему и шестому информационному входам i-ro блока двунаправленной передачи данных второй группы, первые выходы блоков двунаправленной передачи данных первой группы объединены и подключены к первому информационному входу блока ввода-вывода, первый управляющий вход блока ввода-вывода подключен к четвертому выходу блока управления, второй информационный вход блока ввода-вывода подключен к третьему выходу блока управления, второй управляющий вход блока вводавывода псщключен,к второму выходу блока управления, третий управляющий вход блока ввода-вывода подключен к первому выходу блока управлен. я, выход блока ввода-вывода подключен к входу признака запуска блока управления, при этом в блок двунаправленной передачи данных первой группы дополнительно введены с первого по четвертый элементы И, первый и второй дешифраторы, второй управляющий вход блока двунаправленной передачи данных первой группы подключен к первому входу первого элемента И блока двунаправленной передачи данных первой группы, третий управляющий вход блока двунаправленной передачи данных первой группы подключен к первому входу второго элемента И блока двунаправленной передачи данных первой группы, третий информационный вход блока двунаправленной пере- ачи данных пер— вой группы подключен к входу первого дешифратора блока двунаправленной передачи данных первой группы, выход которого подключен к вторым входам первого и второго элементов И блока двунаправленной. передачи данных первой группы, четвертый управляющий вход блока двунаправленной передачи данных первой группы подключен к первому входу третьего элемента И блока двунаправленной передачи данных первой группы, первый управляющий вход блока двунаправленной передачи данных первой группы подключен к первому входу четвертого элемента И блока двунаправленной передачи данных первой группы, второй информационный вход блока двунаправленной передачи данных первой группы подключен к входу второго дешифратора блока двунаправленной передачи данных первой группы, выход которого подключен к вторым входам третьего и четвертого элементов И блока двунаправленной передачи данных первой группы, выход первого элемента И блока двунаправленной передачи данных первой группы подключен к входу считывания первого регистра блока двунап. равленной передачи данных первой груп. пы и к четвертому выходу блока двунаправленной передачи данных первой груп пы, выход второго элемента блока двунаправленной передачи данных первой группы подключен к управляющим входам ключей второй группы блока двунаправленной передачи данных первой группы, выход третьего элемента И блока двунаправленной передачи данных первой группы подключен к управляющим входам

9 13057 ключей первой группы блока двунаправленной передачи данных первой группы, выход четвертого элемента И блока двунаправленной передачи данных первой группы подключен к входу считывания второго регистра блока двунаправленной передачи данных первой группы и к третьему выходу блока двунаправленной передачи данных первой группы, при этом блок двунаправленной передачи fp данных второй группы дополнительно содержит третий регистр, третью группу .ключей, с первого по четвертый дешифраторы, с первого по четвертый элементы И, пятый управляющий вход блока 15 двунаправленной передачи данных второй группы подключен к первому входу первого дешифратора блока двунаправленной передачи данных второй группы, третий информационный вход блока дву- gp направленной передачи данных второй группы подключен к второму входу первого дешифратора блока двунаправленной передачи данных второй группы, шестой информационный вход блока дву- 25, направленной передачи данншх второй группы подключен к информационному входу третьего регистра блока двунаправленной передачи данных второй груп. пы, выход которого подключен к инфор- .30 мационным входам ключей третьей группы блока двунаправленной передачи данных второй группы, выходы которых объединЕны и подключены к первому выходу блока двунаправленной передачи данных второй группы, второй управляющий вход блока двунаправленной передачи данных второй группы подключен к первому входу первого элемента И блока двунаправленной передачи данных 40 второй группы, первый управляющий вход блока двунаправленной передачи данных второй группы подключен к первому входу второго элемента И блока двунаправленной передачи данных вто- 45 рой группы, четвертый информационный вход блока двунаправленной передачи данных второй группы подключен к входу второго дешифратора блока двунаправленной передачи данных второй 50 группы, выход которого подключен к вторым вхоцам первого и второго элементов И блока двунаправленной передачи данных второй группы, четвертый управляющий вход блокадвунаправленной 55 передачи данных второй группы подключен к первому входу третьего дешифратора блока двунаправленной передачи

Е0 данных второй группы и к первому входу четвертого элемента И блока двунаправленной передачи данных второй группы, пятый информационный вход блока двунаправленной передачи данных второй группы подключен к входу четвертого дешифратора блока двунаправленной передачи данных второй группы и к второму входу третьего дешифратора блока двунаправленной передачи данных второй группы, третий управляющий вход блока двунаправленной передачи данных второй группы подключен к первому входу третьего элемента И блока двунаправленной передачи данных второй группы, выход четвертого дешифратора блока двунаправленной передачи данных второй группы подключен к вторым входам третьего и четвертого элементов И блока двунаправленной передачи данных второй группы, выход первого дешифратора блока двунаправленной передачи данных второй группы подключен к входу считывания третьего регистра блока двунаправленной передачи данных второй группы и к четвертому выходу блока двунаправленной передачи данных второй группы, выход третьего дешифратора блока двунаправленной передачи данных второй группы подключен к управляющим входам ключей третьей группы блока двунаправленной передачи данных второй группы, выход первого элемента И блока двунаправленной передачи данных второй группы подключен к входу считывания первого регистра блока двунаправленной передачи данных второй группы и к пятому выхОду блока двунаправленной передачи данных второй r ðóïïû, выход второго элемента И блока двунаправленной передачи данных второй группы подключен к управляющим входам ключей второй группы блока двунаправленной передачи данных второй группы, выход третьего элемента И блока двунаправленной передачи данных второй группы подключен к входу считывания второго регистра блока двунаправленной передачи данных второй группы и к третьему выходу блока двунаправленной передачи данных второй группы, выход четвертого элемента И блока двунаправленной передачи данных второй группы подключен к управляющим входам ключей первой груп пы блока двунаправленной передачи данных второй группы, при этом блок управления дополнительно содержит

ll i30 первую и вторую группы ключей, информационный вход ключей первой группы блока управления подключен к выходу первого регистра блока управления, информационный вход ключей второй группы блока управления подключен к информационному входу блока управления и к выходу узла памяти блока управления, выход ключей первой группы блока управления подключен к информа- ционному входу узла памяти и к третьему выходу блока управления, выход ключей второй группы блока управления подключен к информационным входам регистра команд, первого и второго

57io 12 . регистров блока управления, второй выход узла синхронизации подключен к управлякщим входам ключей первой и второй групп блока управления, к вхо5 ду считывания регистра команд и входу считывания второго регистра блока управления, третий выход узла синхронизации подключен к входу записи узла памяти и к четвертому выходу блока управления, выход сумматора подключен к первому входу задания режима узла синхронизации, второй вход задания режима узла синхронизации подключен к входу признака запуска блока управления.

1305710 аеие S

22 кче J-юо фенвнноео слое ептка роцесора 5 ;

Ве числ ение

g,:1„, +Г +!о е л с-оееа пол чена иэ и со 6

Вычисление

3 . =Eo-Ilail»

Вычисление а пеоесылка о проиессор S йКи чиное ад

Вычисление

4 1а (а2о

ычислемие и паоесылка j процессор

41 б+ У не . Да Н /Уп; е = Ф 1 (Н а

ычислекие и пересмиа 1 пооиессор В В личины ек,а

Вычисление а пересылка о проиессор5

Величины С-ее,а си числ ение пересылка процессор

Ь

04 3:

Вычисление и ос ссылка д пДиессор 5 Ве ялчини а,о, .С,. е

Вычисление с

- "-, ;..д2 +le иона аР2 У< е нолУ еесе д .Ва счисление

4= — + о9 а

- Л,е — — CP+ ið ад,нр

4ПЫО 4г2Е "1е

t:àe+1

Ветка волока управленияя

1305710

Составитель Е.Смирнов

Редактор С.Пекарь Техред В.Кадар Корректор А.Зииокосов

Заказ 1454/48

Тираж 673 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, )К-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г,ужгород, ул,Проектная, 4